[发明专利]一种高噪声容限高速亚阈值存储单元

摘要

本发明提供了一种高噪声容限高速亚阈值存储单元，包括：第一反相器、第二反相器、第一反馈管、第二反馈管、第一读写控制部分以及第二读写控制部分；所述第一、第二反相器中分别包括第一、第二堆叠管，所述堆叠管的漏端和源端分别作为反相器的输出端和虚拟输出端；所述第一、第二读写控制部分连接外电路控制信号，分别包括第一、第二写控制管和第一、第二读写控制管。本发明所提供的高噪声容限高速亚阈值存储单元通过虚拟节点的引入，有效隔离了读数据时的外部干扰，提高了读数据的噪声容限，是目前已知的在300mv供电电压下，保持噪声容限最大的。

主权项

1.一种高噪声容限高速亚阈值存储单元，包括：第一反相器、第二反相器、第一反馈管、第二反馈管、第一读写控制部分以及第二读写控制部分；所述第一反相器中包括第一堆叠管，所述第二反相器中包括第二堆叠管，所述堆叠管的漏端和源端分别作为反相器的输出端和虚拟输出端；所述第一反相器输出端分别连接第二反相器的输入端、第一读写控制部分的输出端以及第一反馈管的输入端；所述第二反相器的输出端分别连接第一反相器的输入端、第二读写控制部分的输出端以及第一反馈管的输入端；所述第一反相器的虚拟输出端分别连接第一读写控制部分以及第一反馈管的输出端；所述第二反相器的虚拟输出端分别连接第二读写控制部分以及第二反馈管的输出端；所述第一、第二读写控制部分连接外电路控制信号，所述第一读写控制部分包括第一写控制管和第一读写控制管，所述第二读写控制部分包括第二写控制管和第二读写控制管；其中，所述第一反相器包括第一PMOS管(P1)以及第一、第二NMOS管(N1、N2)，其中第一堆叠管为第一NMOS管(N1)；第一PMOS管(P1)的源端连接电源电压，第二NMOS管(N2)的源端接地；第一PMOS管(P1)的漏端和第一NMOS管(N1)的漏端相连作为第一反相器的输出，第一NMOS管(N1)的源端和第二NMOS管(N2)的漏端连接作为第一反相器的虚拟输出，同时第一PMOS管(P1)以及第一、第二NMOS管(N1、N2)的栅端连接第二反相器的输出；所述第二反相器包括第二PMOS管P2以及第三、第四NMOS管(N3、N4)，其中第二堆叠管为第三NMOS管(N3)；第二PMOS管P2的源端连接电源电压，第四NMOS管(N4)的源端接地；第二PMOS管P2的漏端和第三NMOS管(N3)的漏端相连作为第二反相器的输出，第三NMOS管(N3)的源端和第四NMOS管(N4)的漏端连接作为第二反相器的虚拟输出，同时第二PMOS管P2以及第三、第四NMOS管(N3、N4)的栅端连接第一反相器的输出。