[发明专利]一种沟槽型MOS器件的导通电阻的仿真分析方法

摘要

本发明提供一种沟槽型MOS器件的导通电阻的仿真分析方法，包括步骤1）建立包括衬底、漂移区、体区、源区，以及沟槽结构的第一模型；2）对电流进行模拟，计算出源漏电阻R1；3）去掉衬底后对电流进行模拟，计算出此时电阻R2，则衬底电阻R3=R1‑R2；4）减薄漂移区，并对减薄后的漂移区进行高浓度掺杂后对电流进行模拟，计算出沟道及源扩散的总阻值R4；5）测出电子累积层的厚度，将上述漂移区的高浓度掺杂区域移至电子累积层以下，计算出此时电阻R5，则电子累积层的电阻R6=R5‑R4；6）计算出漂移区的电阻R7=R1‑R3‑R4‑R6。采用本发明的仿真分析方法可以直接有效地获得衬底电阻，沟道电阻，积累层电阻和漂移区电阻，可以通过分析各部分电阻所占比率，为器件优化提供方向。

主权项

一种沟槽型MOS器件的导通电阻的仿真分析方法，其特征在于，包括以下步骤：1)建立沟槽型MOS器件的第一模型，该第一模型包括依次层叠的衬底、漂移区、体区、源区，以及贯穿所述源区及漂移区的沟槽结构；2)对所述第一模型的电流进行模拟，计算出源漏电阻R1；3)将所述衬底去除形成第二模型，对所述第二模型的电流进行模拟，计算出第二模型的电阻R2，并获得所述衬底的电阻R3＝R1‑R2；4)减薄所述漂移区，并对减薄后的漂移区进行高浓度掺杂形成第三模型，对所述第三模型的电流进行模拟，计算出第三模型的电阻R4，该电阻R4为沟道及源扩散电阻的总阻值；5)依据所述第一模型的电流模拟测出器件导通时电子累积层的厚度，将所述第三模型的漂移区的高浓度掺杂区域移至电子累积层以下形成第四模型，对所述第四模型的电流进行模拟，计算出第四模型的电阻R5，并获得电子累积层的电阻R6＝R5‑R4；6)计算出所述漂移区的电阻R7＝R1‑R3‑R4‑R6；所述仿真分析方法中，各步骤对电流进行模拟时所加载的源极电压、漏极电压及栅极电压均保持一致。