[发明专利]一种沟槽型MOS器件的导通电阻的仿真分析方法

说明书

技术领域

本发明属于半导体器件仿真分析领域，特别是涉及一种沟槽型MOS器件的导通电阻的仿真分析方法。

背景技术

沟槽型MOS器件（Trench MOS）晶体管是一种新型垂直结构器件，是在VDMOS（垂直双扩散金属-氧化物半导体场效应晶体管）的基础上发展起来的，两者均属于高元胞密度器件。但该结构与前者相比有许多性能优点：如更低的导通电阻、低栅漏电荷密度，从而有低的导通和开关损耗及快的开关速度。同时由于沟槽型MOS的沟道是垂直的，故可进一步提高其沟道密度，减小芯片尺寸。

沟槽型MOS器件（Trench MOS）作为一种重要的功率器件，在DC-DC转换、稳压器、电源管理模块、机电控制、显示控制、汽车电子等领域广泛应用，所以对这种器件的研究已经非常深入。目前，学术界已经从理论上推导出组成导通电阻Ron的各部分电阻的公式，但是这些公式比较理论化，理想化，其中的参数与现代Trench MOS的实际生产工艺参数有较大的区别，所以不能对各部分电阻给出准确而直观的估计。而器件导通电阻的仿真分析方法，目前只是利用TCAD软件对器件进行电流的计算，再通过计算得出整个器件的电阻，并没有对组成导通电阻的各分量进行仿真分析计算，因此不能快速的找出影响器件导通的部分，从而无法提供快速而针对性地对器件进行优化的方向。

对沟槽型MOS器件（Trench MOS）来说，导通电阻Ron主要由衬底电阻，沟道电阻，积累层电阻和漂移区电阻组成。本发明利用TCAD仿真软件，对以上各部分电阻进行模拟计算的方法，分析各部分电阻所占比率，从而为器件优化提供方向。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型MOS器件的导通电阻的仿真分析方法，用于解决现有技术中没有对组成导通电阻的各分量进行仿真分析计算，因此不能快速的找出影响器件导通的部分，从而无法提供快速而针对性地对器件进行优化的方向的问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽型MOS器件的导通电阻的仿真分析方法，包括以下步骤：

1）建立沟槽型MOS器件的第一模型，该第一模型包括依次层叠的衬底、漂移区、体区、源区，以及贯穿所述源区及漂移区的沟槽结构；

2）对所述第一模型的电流进行模拟，计算出源漏电阻R₁；

3）将所述衬底去除形成第二模型，对所述第二模型的电流进行模拟，计算出第二模型的电阻R₂，并获得所述衬底的电阻R₃=R₁-R₂；

4）减薄所述漂移区，并对减薄后的漂移区进行高浓度掺杂形成第三模型，对所述第三模型的电流进行模拟，计算出第三模型的电阻R₄，该电阻R₄为沟道及源扩散电阻的总阻值；

5）依据所述第一模型的电流模拟测出器件导通时电子累积层的厚度，将所述第三模型的漂移区的高浓度掺杂区域移至电子累积层以下形成第四模型，对所述第四模型的电流进行模拟，计算出第四模型的电阻R₅，并获得电子累积层的电阻R₆=R₅-R₄；

6）计算出所述漂移区的电阻R₇=R₁-R₃-R₄-R₆。

作为本发明的沟槽型MOS器件的导通电阻的仿真分析方法的一种优选方案，所述仿真分析方法所采用的仿真工具为TCAD仿真工具。

作为本发明的沟槽型MOS器件的导通电阻的仿真分析方法的一种优选方案，所述第一模型所采用的衬底的厚度与实际沟槽型MOS器件中衬底的厚度相等。

作为本发明的沟槽型MOS器件的导通电阻的仿真分析方法的一种优选方案，所述衬底为N型衬底，所述漂移区为N型漂移区，所述体区为P型体区，所述源区为N型源区。

进一步地，步骤4）及步骤5）中，高浓度掺杂的导电类型为N型。

作为本发明的沟槽型MOS器件的导通电阻的仿真分析方法的一种优选方案，所述沟槽结构包括贯穿所述源区及漂移区的沟槽、结合于所述沟槽表面的栅氧层以及填充于所述栅氧层中的多晶硅层。

作为本发明的沟槽型MOS器件的导通电阻的仿真分析方法的一种优选方案，所述仿真分析方法中，各步骤对电流进行模拟时所加载的源极电压、漏极电压及栅极电压均保持一致。