[发明专利]用于减少采样电路时序不匹配的装置和方法

摘要

一种用于在具有多个通道的交错采样电路中采样的示范性装置、系统和方法。在实施方案中，输入时钟用以使采样时钟从第一电压电平到第二电压电平的过渡相对于彼此同步。所述采样时钟被输入到采样电路。当输入时钟从第一时钟状态过渡到第二时钟状态时，所述输入时钟接通共用开关，共用开关通过公共路径把每个采样时钟拉到所述第二电压电平。每个采样时钟从所述第一电压电平过渡到第二电压电平触发了在所述通道中的一个通道上进行采样。所述第一电压电平可被提升以在所述采样电路中将开关驱动为接通。通过所述共用开关和公共路径使所述输出的过渡同步减少了控制所述通道的所述采样时钟之间的时序不匹配。

主权项

一种用于生成相对于彼此同步以减少采样多个模拟信号通道的时序不匹配的多个采样时钟的电路，所述电路包括：第一电路，其被配置以接收多个输入信号并把所述多个采样时钟的每个采样时钟选择性设置为第一输出状态，其中当所述多个输入信号的选定输入被设置为第一输入状态时，所述多个采样时钟的选定采样时钟被设置为所述第一输出状态；和第二电路，其被配置以接收输入时钟信号并通过公共路径使所述多个采样时钟中每一个过渡到第二输出状态，其中所述选定采样时钟是响应于所述输入时钟信号从第一时钟状态过渡到第二时钟状态而通过所述公共路径从所述第一输出状态过渡到所述第二输出状态。