[发明专利]一种可编程网络延时器的实现方法

摘要

本发明公开了一种可编程网络延时器的实现方法，通过构建包括两路以太网物理层、多路选择器、双时钟FIFO和MCU的硬件电路，把接收侧以太网物理接口层PHY的数据输出接入多抽头移位寄存器，利用多抽头移位寄存器实现数字延时链，并将多抽头移位寄存器的输出经多路选择器接入双时钟FIFO，利用器利用双时钟FIFO实现收发两侧数据的跨时钟域转换，发送侧数据输入以太网物理接口层接双时钟FIFO的输出，最后通过MCU选择移位寄存器的特定节拍，实现对称链路或不对称链路的网络延迟模拟，系统对网络协议透明，占用硬件资源开销非常小，延时模拟由纯硬件实现，延时固定无抖动，调节步距非常准确，具有良好的应用前景。

主权项

一种可编程网络延时器的实现方法，其特征在于：包括以下步骤，步骤(1)，构建网络延迟器硬件结构，网络延迟器包括MCU和两套以太网物理层接口、数字延时链、多路选择器、双时钟FIFO的硬件电路，所述多路选择器包含编程接口，通过MCU的总线接口单元控制多路选择器的输出，多路选择器的输出接入双时钟FIFO，利用双时钟FIFO实现跨时钟域转换；步骤(2)，在接收侧的以太网物理层接口和多路选择器之间设置数字延时链，所述数字延时链由多抽头移位寄存器移位实现，并使用接收侧的以太网物理层接口的RXCLK作为移位时钟，移位寄存器的输入端连接到接收侧的以太网物理层接口的输出信号组，移位寄存器的每抽头输出都对应多路选择器的一组输入，多路选择器的输出端连接到双时钟FIFO的数据输入端；步骤(3)，将双时钟FIFO的输入时钟连接到接收侧的以太网物理层接口的RXCLK端，双时钟FIFO的数据写请求使用RXDV，将双时钟FIFO的输出时钟连接到对应侧的以太网物理层接口的发送时钟TXCLK,双时钟FIFO的输出连接到对应侧的以太网物理层接口的数据输入端,使用FIFO空信号取反后作为FIFO的读请求信号和对应侧的以太网物理层接口发送使能信号TXEN；步骤(4)，通过MCU的总线接口将期望的延时值换算成多路选择器的控制字，选择移位寄存器的特定抽头，使之输出到另一侧以太网物理层接口，实现期望的延迟模拟；步骤(5)，通过MCU的总线接口，将两个多路选择器控制字设置成同一个值，实现对称的链路延迟模拟；将两个多路选择器控制字设置成不同值，实现不对称链路延迟模拟，所述多路选择器的选择端输入值sn，根据公式(4)得到，sn＝Tx/Ts    (4)其中，Tx为期望的延时值，Ts为数字延时链的单抽头延迟。