[发明专利]栅极驱动电路及其单元和一种显示器

摘要

本申请公开了一种栅极驱动电路单元，以现有的栅极驱动电路单元为电路结构框架，包括驱动模块、低电平维持模块、第一输入模块和第二输入模块。通过对第一输入模块和第二输入模块的开关晶体管进行改进，额外增加晶体管及外接控制信号，从而实现了栅极驱动电路单元多扫描模式的切换，并且栅极驱动电路单元在不同的工作状态过程中，根据电路逻辑和公用的要求，最大程度地复用各电路模块，从而提高模块利用效率、节约硬件开销。基于上述的栅极驱动电路单元，本申请还公开了一种栅极驱动电路和一种显示器。

主权项

一种栅极驱动电路单元，其特征在于，包括：第一信号输入端，用于输入第一脉冲信号(VI1)；第二信号输入端，用于输入第二脉冲信号(VI2)；第一时钟信号输入端，用于输入第一时钟信号(VA)；信号输出端，用于输出脉冲驱动信号(VO)；驱动模块(3)，所述驱动模块(3)耦合在所述第一时钟信号输入端和所述信号输出端之间，在其驱动控制端(Q)获得驱动电压后，将第一时钟信号(VA)传送到信号输出端，当所述第一时钟信号(VA)为高电平时，驱动模块(3)对信号输出端上拉充电；当第一时钟信号(VA)为低电平时，驱动模块(3)对信号输出端(VO)下拉放电；低电平维持模块(5)，所述低电平维持模块(5)耦合在信号输出端和低电平端之间；所述低电平维持模块(5)响应第一时钟信号(VA)的高电平信号或第三时钟信号(VC)的高电平信号将信号输出端耦合至低电平端，维持信号输出端低电平电位；第二输入模块(2)，所述第二输入模块(2)包括级联的至少一个第二开关晶体管(T14)，所述级联的至少一个第二开关晶体管(T14)耦合在所述第二信号输入端和所述驱动控制端(Q)之间，首级第二开关晶体管(T14)的第一极用于输入第二时钟信号(VB)，尾级第二开关晶体管(T14)的第二极耦合在驱动控制端(Q)，各第二开关晶体管(T14)的控制极耦合在第二信号输入端，用于输入第二脉冲信号(VI2)；在反向扫描模式下，所述第二输入模块(2)响应第二脉冲信号(VI2)和第二时钟信号(VB)的高电平交叠期信号对所述驱动控制端(Q)充电；在正向扫描模式下，第二脉冲信号(VI2)和第二时钟信号(VB)分别为高电平和低电平时，所述第二输入模块(2)对所述驱动控制端(Q)放电；第一输入模块(1)，所述第一输入模块(1)包括级联的至少一个第一开关晶体管(T11)，所述级联的至少一个第一开关晶体管(T11)耦合在所述第一信号输入端和所述驱动控制端(Q)之间，首级第一开关晶体管(T11)的第一极用于输入第四时钟信号(VD)，尾级第一开关晶体管(T11)的第二极耦合在驱动控制端(Q)，各第一开关晶体管(T11)的控制极耦合在第一信号输入端，用于输入第一脉冲信号(VI1)；在正向扫描模式下，所述第一输入模块(1)响应第一脉冲信号(VI1)和第四时钟信号(VD)的高电平交叠期信号对所述驱动控制端(Q)充电；在反向扫描模式下，第一脉冲信号(VI1)和第四时钟信号(VD)分别为高电平和低电平时，所述第一输入模块(1)对所述驱动控制端(Q)放电；所述第一输入模块(1)还包括第十五晶体管(T15)，所述第十五晶体管(T15)的控制极用于输入控制信号(VCTR)，第一极耦合至首级第一开关晶体管(T11)的第二极，第二极耦合至所述低电平端；所述第十五晶体管(T15)在控制信号(VCTR)高电平信号控制下将首级第一开关晶体管(T11)的第二极耦合至低电平端，在控制信号(VCTR)低电平信号控制下第十五晶体管(T15)断开；第一时钟信号(VA)与第三时钟信号(VC)互补；其中，所述第一输入模块(1)级联的第一开关晶体管(T11)的个数至少为2，和/或，所述第二输入模块(2)级联的第二开关晶体管(T14)的个数至少为2。