[发明专利]用于改进升压箝位的对位线编程

摘要

编程技术通过使用增加禁止沟道的箝位升压电势来比便编程干扰的所选位线样式编程来减少在一组非易失性存储元件中的编程干扰。一个方面将相邻位线的交替对分组为第一和第二组。向所选字线施加双编程脉冲。在第一脉冲期间编程第一组位线，且在第二脉冲期间编程第二组位线。然后对所有位线进行验证操作。当禁止具体位线时，其相邻位线的至少一个也将被禁止以便具体位线的沟道将被足够地升压。另一方面分离地编程每三个位线。修改的布局允许使用奇偶感测电路来感测相邻的位线对。

主权项

一种用于编程一组非易失性存储元件的方法，包括：(a)进行编程序列的第一多次迭代，所述第一多次迭代中的每一个包括：(i)向该组非易失性存储元件施加编程脉冲，同时选择该组的第一组相邻非易失性存储元件对用于编程，以及禁止该组的第二组相邻非易失性存储元件对用于编程，第一组的对与第二组的对相交织；以及(ii)随后对第一组相邻非易失性存储元件对执行验证操作，而不对第二组相邻非易失性存储元件对执行验证操作；以及(b)在步骤(a)之后，进行编程序列的第二多次迭代，所述第二多次迭代中的每一个包括：(i)向该组非易失性存储元件施加编程脉冲，同时选择该组的第二组相邻非易失性存储元件对用于编程，以及禁止该组的第一组相邻非易失性存储元件对用于编程；以及(ii)随后对第二组相邻非易失性存储元件对执行验证操作，而不对第一组相邻非易失性存储元件对执行验证操作。