[发明专利]码率兼容RS码译码器在审
| 申请号： | 201410040721.5 | 申请日： | 2014-01-27 |
| 公开（公告）号： | CN103795425A | 公开（公告）日： | 2014-05-14 |
| 发明（设计）人： | 薛丽 | 申请（专利权）人： | 中国电子科技集团公司第十研究所 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 成飞(集团)公司专利中心 51121 | 代理人： | 郭纯武 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出的一种码率兼容RS码译码器，旨在提供一种可节省大量硬件资源的RS码译码器。本发明通过下述技术方案予以实现：输入缓存与控制电路根据译码器接收到的数据帧头信号和1～8可选交织深度参数的控制，将接收到的一帧待译码数据存入到一个块随机存储器BlockRAM1中，同时通过写地址和读地址将数据处理成适合码字译码器需要的数据形式，输出到两个不同码字译码器并联组成的码字译码器电路中，将两种不同码率的RS码译码器兼容到一起，给出译码起始控制信号和解交织后的待译码数据，码字选择器选择其中一个码字译码器的译码结果输出到输出缓存与控制电路，按一定的规则将译码后数据存入到另一个块随机存储器BlockRAM2中，输出交织后的译码数据和帧头标志信号。 | ||
| 搜索关键词： | 兼容 rs 译码器 | ||
【主权项】：
一种码率兼容RS码译码器，包括，输入缓存与控制电路、码字译码器电路和输出缓存与控制电路，其特征在于：输入缓存与控制电路根据译码器接收到的数据帧头信号和1～8可选交织深度参数的控制，将接收到的一帧待译码数据存入到一个块随机存储器BlockRAM1中，同时通过写地址和读地址将数据处理成适合码字译码器需要的数据形式，输出到两个不同码字译码器并联组成的码字译码器电路中，将两种不同码率的RS码译码器兼容到一起，给出译码起始控制信号和解交织后的待译码数据，码字选择器选择其中一个码字译码器的译码结果输出到输出缓存与控制电路，按一定的规则将译码后数据存入到另一个块随机存储器BlockRAM2中，输出交织后的译码数据和帧头标志信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十研究所，未经中国电子科技集团公司第十研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410040721.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
