[发明专利]用于使处理器同步到相同的计算点的系统和方法有效
申请号: | 201410008511.8 | 申请日: | 2014-01-08 |
公开(公告)号: | CN104765587B | 公开(公告)日: | 2018-12-14 |
发明(设计)人: | 叶树高;江流;胡凯 | 申请(专利权)人: | 雅特生嵌入式计算有限公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 于会玲;宋志强 |
地址: | 美国亚*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供一种用于使处理器同步到相同的计算点的系统和方法。用于同步中央处理单元(CPU)的系统包括将第一存储器地址写至第一寄存器的第一CPU和将第二存储器地址写至第二寄存器的第二CPU。该系统进一步包括基于第一存储器地址和第二存储器地址将第一值写至第三寄存器的第一逻辑“与”模块和基于第一存储器地址和第二存储器地址将第二值写至第四寄存器的第二逻辑“与”模块。该系统还包括调度器模块,该调度器模块基于第一值和第二值选择性地生成处理器同步信号。 | ||
搜索关键词: | 用于 处理器 同步 相同 计算 系统 方法 | ||
【主权项】:
1.一种用于同步中央处理单元CPU的系统,包括:第一CPU,将第一存储器地址写至包括在所述第一CPU中的第一寄存器;第二CPU,将第二存储器地址写至包括在所述第二CPU中的第二寄存器,其中所述第一CPU和所述第二CPU被配置为运行相同的软件并且实现相同的处理功能;包括在所述第一CPU中的第一逻辑“与”模块,基于所述第一存储器地址和所述第二存储器地址将第一值写至第三寄存器;包括在所述第二CPU中的第二逻辑“与”模块,基于所述第一存储器地址和所述第二存储器地址将第二值写至第四寄存器;以及调度器模块,从所述第三寄存器接收所述第一值并从所述第四寄存器接收所述第二值,基于所述第一值和所述第二值选择性地生成到所述第一CPU和所述第二CPU的处理器同步信号,其中如果所述第一CPU和所述第二CPU同时运行被请求的任务,则所述第一值和所述第二值相同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于雅特生嵌入式计算有限公司,未经雅特生嵌入式计算有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410008511.8/,转载请声明来源钻瓜专利网。
- 上一篇:基于MPI的网格并行预处理方法
- 下一篇:一种防误操作的方法