[发明专利]非易失性存储器件有效
| 申请号： | 201410003375.3 | 申请日： | 2014-01-03 |
| 公开（公告）号： | CN104217758B | 公开（公告）日： | 2019-08-13 |
| 发明（设计）人： | 朴进寿 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/14 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;毋二省 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器件包括第一存储块至第N存储块，其中N为整数且N≥3。该第一存储块至第N存储块中的每一存储块包括：第一存储串至第M‑1存储串，其中该第一存储串至第M‑1存储串中的每一存储串包括漏极侧存储器单元、源极侧存储器单元、以及连接所述漏极侧存储器单元与所述源极侧存储器单元的管道晶体管，其中M为整数且M≥2；以及第M存储串，其包括邻近第一存储串至第M‑1存储串中的该第一存储串而形成的漏极侧存储器单元，且包括邻近该第一存储串至第M‑1存储串中的第M‑1存储串而形成的源极侧存储器单元。 | ||
| 搜索关键词： | 非易失性存储器 | ||
【主权项】：
1.一种非易失性存储器件，所述非易失性存储器件包括第一存储块至第N存储块，其中N为整数且N≥3，以及其中所述第一存储块至第N存储块中的每一存储块包括：第一存储串至第M‑1存储串，其中所述第一存储串至第M‑1存储串中的每一存储串包括漏极侧存储器单元、源极侧存储器单元、以及连接所述漏极侧存储器单元与所述源极侧存储器单元的管道晶体管，其中M为整数且M≥2；以及第M存储串，其包括邻近第一存储串至第M‑1存储串中的所述第一存储串而形成的漏极侧存储器单元，且包括邻近所述第一存储串至第M‑1存储串中的第M‑1存储串而形成的源极侧存储器单元，其中存储块中的每一个存储块对应于擦除操作的单位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410003375.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种音频放大器负反馈电路
- 下一篇：一种宽频带射频放大收发组件
