[发明专利]压印有图案以形成隔离器件区域的基板在审
| 申请号： | 201380076367.5 | 申请日： | 2013-03-29 |
| 公开（公告）号： | CN105393334A | 公开（公告）日： | 2016-03-09 |
| 发明（设计）人： | J·A·布鲁格;L·赵;C·A·陶西格 | 申请（专利权）人： | 应用材料公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个示例提供一种用于形成包括压印有图案以形成隔离器件区域的基板的装置的方法。一种方法可包括：用图案压印基板的未图案化区域，以便形成具有处于第一级的多个凹陷区域和处于第二级的多个隆起区域的图案化基板；以及将第一导电材料层沉积在该图案化基板上并沉积有多个中断，以便形成多个底部电极。该方法可包括：将具有第二导电材料层的有源堆叠层沉积在该多个底部电极上，以便在通过多个隆起区域彼此隔离的多个凹陷区域上形成多个器件。 | ||
| 搜索关键词： | 压印 图案 形成 隔离 器件 区域 | ||
【主权项】：
1.一种用于制造电子器件的方法，包括：用图案压印基板的未图案化区域，以便形成具有处于第一级的多个凹陷区域和处于第二级的多个隆起区域的图案化基板；将第一导电材料层沉积在所述多个凹陷区域和所述多个隆起区域上并沉积有多个中断，以便形成多个底部电极；以及将具有第二导电材料层的有源堆叠层沉积在所述多个底部电极上，以便在通过所述多个隆起区域彼此隔离的所述多个凹陷区域上形成多个器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于应用材料公司，未经应用材料公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380076367.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
