[发明专利]在编程期间降低NAND串选择栅极电压的非易失性存储装置

摘要

本文所公开的技术可以通过防止未选择的NAND串的选择晶体管无意间导通来防止编程干扰。NAND串的选择晶体管的Vgs可以多次从一个编程脉冲到下一编程脉冲被降低。选择晶体管可以是漏极侧选择晶体管或源极侧选择晶体管。随着编程进行逐步降低未选择的NAND串的选择晶体管的Vgs可以防止选择晶体管无意间导通。因此，防止或降低了编程干扰。可以通过将较低电压施加至与选择晶体管关联的选择线来降低Vgs。可以通过随着编程进行将较高电压施加至与未选择的NAND串关联的位线来降低Vgs。可以通过随着编程进行将较高电压施加至公共源极线来降低Vgs。

主权项

1.一种操作非易失性存储装置的方法，所述非易失性存储装置包括多个字线和被布置为NAND串的多个非易失性存储元件，所述NAND串中的每个NAND串具有在该NAND串的第一端部处的第一选择晶体管和在该NAND串的第二端部处的第二选择晶体管，其中所述第一选择晶体管耦接到第一选择线，并且所述第二选择晶体管耦接到第二选择线，其中每个NAND串与多个位线中的一条位线相关联，并且每个NAND串与公共源极线相关联，所述方法包括：在具有多个编程循环的编程处理期间将编程电压的序列施加至所述多个字线中的所选择的字线，所选择的字线与一组非易失性存储元件关联(1302)；以及将最大幅度在所述编程处理期间从一个编程循环到下一编程循环逐步降低多次的栅极到源极电压施加至所述NAND串中的第一NAND串的所述第一选择晶体管，包括将第一电压施加到所述第一选择线并将第二电压施加到与该第一NAND串相关联的位线或者施加到与该第一NAND串相关联的公共源极线，同时将对于给定编程循环的编程电压施加到所选择的字线，包括从一个编程循环到下一编程循环多次逐步降低该第一电压与该第二电压之差的最大幅度(1304)。