[实用新型]一种电力线载波通信实时时钟电路

摘要

本实用新型涉及一种电力线载波通信实时时钟电路。包括二极管D1，超级电容BT1，无源晶体振荡器Y1，时钟芯片U1，时钟芯片U1型号DS1342U+，二极管D1正极与VCC电源端连接，其负极分别与超级电容BT1正极、时钟芯片U1的第8脚连接，超级电容BT1的负极接地，时钟芯片U1的1、2脚分别与无源晶体振荡器Y1的两端连接，时钟芯片U1的3、4脚接地，时钟芯片U1的5、6脚分别与电力线载波主控板的CPU的数据信号线和时钟信号线连接，时钟芯片U1的7脚悬空。在电力线载波通信系统中加入实时时钟电路，可以手动设置时间，在主控板掉电后，超级电容BT1能够给时钟芯片U1供电，使实时时钟电路继续工作，时间信息在短时间内不会丢失。

主权项

一种电力线载波通信实时时钟电路，其特征在于，包括电阻R1、R2，二极管D1，超级电容BT1，电容C1，无源晶体振荡器Y1，时钟芯片U1，时钟芯片U1的型号为DS1342U+，电阻R1的一端与外界VCC电源端连接，电阻R1的另一端与二极管D1正极连接，二极管D1负极分别与超级电容BT1正极、电阻R2的一端连接，超级电容BT1的负极接地，电阻R2的另一端分别与时钟芯片U1的第8脚连接和电容C1的一端连接，C1的另一端接地，时钟芯片U1的第1脚与无源晶体振荡器Y1的一端连接，时钟芯片U1的第2脚与无源晶体振荡器Y1的另一端连接，时钟芯片U1的第3脚、第4脚接地，时钟芯片U1的第5脚与电力线载波主控板的主控CPU的数据信号线连接，时钟芯片U1的第6脚与电力线载波主控板的主控CPU的时钟信号线连接，时钟芯片U1的第7脚悬空。