[实用新型]寻址功能与存储单元一体化存储控制器

摘要

一种寻址功能与存储单元一体化存储控制器，包括命令寄存及地址暂存控制模块、存储单元、组合逻辑电路模块、脉冲分配器、数据传输控制模块和地址通道控制模块；该存储控制器应用FPGA设计硬连接控制电路，不但具有普通存储器的访问功能；而且执行写入数据的命令或两个存储单元之间的数据传输命令时，命令参数写入命令寄存及地址暂存控制模块后，CS由“0”→“1”；在内部时序脉冲作用下，实现这类命令的寻址、数据传输和写入过程与微处理器执行其他指令序列过程的并行操作。执行读出数据命令过程中，自主完成存储单元的寻址，系统按照时序要求发出读信号，将该存储单元的数据发送到系统的数据总线，充分应用了FPGA的并行处理功能。

主权项

一种寻址功能与存储单元一体化存储控制器，其特征在于：该一体化存储控制器包括命令寄存及地址暂存控制模块（Ⅰ）、存储单元（Ⅱ）、组合逻辑电路模块（Ⅲ）、脉冲分配器（Ⅳ）、数据传输控制模块（Ⅴ）和地址通道控制模块（Ⅵ）；所述命令寄存及地址暂存控制模块（Ⅰ）分别与存储单元（Ⅱ）、组合逻辑电路模块（Ⅲ）、脉冲分配器（Ⅳ）、数据传输控制模块（Ⅴ）和地址通道控制模块（Ⅵ）连接；所述存储单元（Ⅱ）还与数据传输控制模块（Ⅴ），地址通道控制模块（Ⅵ）连接；所述组合逻辑电路模块（Ⅲ）还与脉冲分配器（Ⅳ），数据传输控制模块（Ⅴ），地址通道控制模块（Ⅵ）连接；所述脉冲分配器（Ⅳ）还与数据传输控制模块（Ⅴ），地址通道控制模块（Ⅵ）连接；所述数据传输控制模块（Ⅴ）还与地址通道控制模块（Ⅵ）连接；所述命令寄存及地址暂存控制模块（Ⅰ）在CS为“0”时，在系统WR信号的作用下，存储指令代码并译码、存储间接寻址和基址+变址寻址用的存储单元的地址值、直接寻址的地址值和偏移量并予以输出；如果还有第2个直接寻址的地址值，则在系统第二个WR信号的作用下，存储第2个直接寻址的地址值并予以输出；发出WR1或WR2脉冲信号作为脉冲分配器（Ⅳ）工作的启动脉冲信号；在执行普通存储器读写功能指令时，复位脉冲分配器（Ⅳ）；所述命令寄存及地址暂存控制模块（Ⅰ）被复位时，所有命令输出端为“1”；对于写入数据的命令或存储单元（Ⅱ）中的两个存储单元之间的数据传输命令，当该命令的命令参数写入所述命令寄存及地址暂存控制模块（Ⅰ）之后，CS由“0”→“1”；所述存储单元（Ⅱ）的基本结构与普通存储器相同；存储单元（Ⅱ）中设置有作为间接寻址和基址加变址寻址用的存储单元R0—R15；所述组合逻辑电路模块（Ⅲ）的输入端与命令寄存及地址暂存控制模块（Ⅰ）的11条命令输出端连接，13个与门输出是这11条命令与逻辑组合的与逻辑值；所述脉冲分配器（Ⅳ）作为寻址功能与存储单元一体化存储控制器的内部时序脉冲发生器，输出脉冲①，脉冲②，脉冲③，脉冲④，脉冲⑤，脉冲⑥，脉冲⑦，脉冲⑧，为数据传输控制模块（Ⅴ），地址通道控制模块（Ⅵ）提供时序脉冲信号；并向命令寄存及地址暂存控制模块（Ⅰ）输出复位信号；所述数据传输控制模块（Ⅴ）在寻址功能控制信号、RD、WR、命令寄存及地址暂存控制模块（Ⅰ）输出的WR2信号、脉冲分配器（Ⅳ）输出的时序脉冲以及组合逻辑电路模块（Ⅲ）的与逻辑输出值的作用下，实现存储单元（Ⅱ）的DB_1与系统DB总线的数据传输控制；并还在脉冲分配器（Ⅳ）输出的时序脉冲的作用下，根据所执行的命令实现对存储单元（Ⅱ）的RD_1和WR_1脉冲的控制；所述地址通道控制模块（Ⅵ）在组合逻辑电路模块（Ⅲ）的与逻辑输出值和脉冲分配器（Ⅳ）输出的时序脉冲的作用下，根据命令寄存及地址暂存控制模块（Ⅰ）输出的地址值和所执行的指令和命令，寻址功能控制信号实现向存储单元（Ⅱ）传输地址值AB_1的控制。