[发明专利]DSP工程的高效运行方法及系统在审
| 申请号： | 201310737272.5 | 申请日： | 2013-12-26 |
| 公开（公告）号： | CN103744698A | 公开（公告）日： | 2014-04-23 |
| 发明（设计）人： | 童超;王传志;马楠;张治;张平 | 申请（专利权）人： | 北京星河亮点技术股份有限公司 |
| 主分类号： | G06F9/445 | 分类号： | G06F9/445;G06F3/06 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 李相雨 |
| 地址： | 100102 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种DSP工程的高效运行方法及系统，涉及DSP工程技术领域，本发明通过将待运行的工程拆分为两部分，分别加载至SRAM和SDRAM中，从而给大数据量和大型工程的加载提供了可能，并通过设置2级缓存，确保大型工程不但可以加载，而且可以保持和小型工程一样的处理效率；开发人员可以在此硬件平台上，几乎无限制的添加程序和大块数据，由于片外的理论扩展空间可以达到GB级别，但DSP芯片对工程的处理效率不会因为DSP工程中程序和数据的添加而减速。 | ||
| 搜索关键词： | dsp 工程 高效 运行 方法 系统 | ||
【主权项】：
一种DSP工程的高效运行方法，其特征在于，所述方法包括以下步骤：S1：将待运行的工程中的数据段拆分成两部分，一部分作为片内工程，另一部分数据段和所述待运行的工程中的程序段作为片外工程；S2：将所述片内工程加载至DSP开发板的普通SRAM中，将所述片外工程加载至所述DSP开发板的SDRAM中；S3：在普通SRAM中划分预设长度的存储空间作为2级缓存；S4：所述DSP开发板的DSP核与加载有所述片内工程的普通SRAM之间通过所述DSP开发板的1级数据缓存进行数据读取及数据写入，所述DSP核与所述SDRAM之间通过所述2级缓存和1级数据缓存实现数据读取及数据写入，所述DSP核与所述SDRAM之间通过所述2级缓存和所述DSP开发板的1级程序缓存实现程序读取。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京星河亮点技术股份有限公司，未经北京星河亮点技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310737272.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种虚拟机管理方法及装置
- 下一篇：用于改进处理器中直接跳转的方法及系统
