[发明专利]一种提高SRAM良率的补偿电路无效
| 申请号： | 201310723062.0 | 申请日： | 2013-12-25 |
| 公开（公告）号： | CN103745744A | 公开（公告）日： | 2014-04-23 |
| 发明（设计）人： | 翁宇飞;李有忠;李二亮;张其笑;姜伟;胡玉青 | 申请（专利权）人： | 苏州宽温电子科技有限公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215000 江苏省苏州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高SRAM良率的补偿电路，包括PMOS补偿电路，所述PMOS补偿电路的时序追踪位线DBL输出端与时序追踪位线DBL路径上靠近时序追踪单元DummyCell连接，所述时序追踪位线DBL路径的另一端连接时序控制电路FSMLogic，所述时序控制电路FSMLogic通过灵敏放大器使能信号路径SAEN与灵敏放大器SA连接，所述时序追踪单元DummyCell的另一端连接追踪字线DWL，所述追踪字线DWL与字线WL连接。本发明可以有效避免了DeltaV落在PFNS工艺角下；并且给出了一种结构简单的DummyCell结构，有利于减小面积和功耗。 | ||
| 搜索关键词： | 一种 提高 sram 补偿 电路 | ||
【主权项】：
一种提高SRAM良率的补偿电路，包括PMOS补偿电路，其特征在于，所述PMOS补偿电路的时序追踪位线DBL输出端与时序追踪位线DBL路径上靠近时序追踪单元Dummy Cell连接，所述时序追踪位线DBL路径的另一端连接时序控制电路FSM Logic，所述时序控制电路FSM Logic通过灵敏放大器使能信号路径SAEN与灵敏放大器SA连接，所述时序追踪单元Dummy Cell的另一端连接追踪字线DWL，所述追踪字线DWL与字线WL连接，所述字线WL上连接有n个存储单元且n=1,2,3，…，所述存储单元与列选择电路Column‑Mux连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州宽温电子科技有限公司，未经苏州宽温电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310723062.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种故障告警方法与装置
- 下一篇：视频编辑的方法及其移动终端
