[发明专利]一种提高SRAM良率的补偿电路

权利要求书

1.一种提高SRAM良率的补偿电路，包括PMOS补偿电路，其特征在于，所述PMOS补偿电路的时序追踪位线DBL输出端与时序追踪位线DBL路径上靠近时序追踪单元Dummy Cell连接，所述时序追踪位线DBL路径的另一端连接时序控制电路FSM Logic，所述时序控制电路FSM Logic通过灵敏放大器使能信号路径SAEN与灵敏放大器SA连接，所述时序追踪单元Dummy Cell的另一端连接追踪字线DWL，所述追踪字线DWL与字线WL连接，所述字线WL上连接有n个存储单元且n=1,2,3，…，所述存储单元与列选择电路Column-Mux连接。

2.根据权利要求1所述的提高SRAM良率的补偿电路，其特征在于，所述PMOS补偿电路包括一个反相器INV和三个P型MOS管MP1、MP2和MP3，所述MP1和所述MP3串联，所述MP1和所述MP3的栅极都与所述反相器INV的输出端连接，所述MP3的漏极与所述MP2的栅极连接到所述时序追踪位线DBL上，所述MP2的漏极和所述MP3的源极连接。