[发明专利]模乘法器

摘要

本发明公开了一种模乘法器，具体为模(2n+2p‑1)乘法器，包括（n+1）位二进制乘法器，CSA树压缩器阵列，（n+2）位二进制加法器，模(2n+2p‑1)加法器。本发明的模(2n+2p‑1)乘法器采用二进制乘法的结果作为运算数P再处理，从而把传统模(2n+2p‑1)乘法器的多次修正改为一次修正，减少了模(2n+2p‑1)乘法器的耗费资源，可以在一个时钟周期内完成所需运算，简单高速高效。

主权项

一种模(2n+2p‑1)乘法器，包括：(n+1)位二进制乘法器，CSA(Carry Save Adder)树压缩器阵列，(n+2)位二进制加法器，模(2n+2p‑1)加法器；设A和B为所述模(2n+2p‑1)乘法器的输入，共有(n+1)位，分别为[n:0]，Y为所述模(2n+2p‑1)乘法器的输出，共有(n+1)位，为[n:0]，其中，A[u:v]，B[u:v]和Y[u:v]分别表示A、B和Y的第v位到第u位对应的数，具体连接关系如下：所述(n+1)位二进制乘法器的两个输入端分别用于输入所述模(2n+2p‑1)乘法器的两个输入A和B，所述(n+1)位二进制乘法器的输出为P，其中，P为2n+2位，具体为[2n+1:0]；所述CSA树压缩器阵列的六个输入端分别用于输入所述(n+1)位二进制乘法器的输出P的对应位数据的组合P[n‑1:0]、P[2n‑1:n]、和(2n‑2p+2‑2p+1‑1)，其中，P表示P的反，#为连接符号，所述CSA树压缩器阵列的两个输出端分别为：当前位输出L[n+1:0]，进位输出H[n+1:0]；所述(n+2)位二进制加法器的两个加数输入端分别用于输入L[n+1:0]和H[n+1:0]，所述带进位输入的(n+2)位二进制加法器的输出为T[n+2:0]；所述模(2n+2p‑1)加法器的两个输入端口分别用于输入所述(n+2)位二进制加法器的输出T[n+2:0]的对应位T[n‑1:0]和对应位的组合所述模(2n+2p‑1)加法器的输出即是所述模(2n+2p‑1)乘法器的输出Y。