[发明专利]CMOS晶体管的形成方法在审
申请号: | 201310612561.2 | 申请日: | 2013-11-26 |
公开(公告)号: | CN104681489A | 公开(公告)日: | 2015-06-03 |
发明(设计)人: | 三重野文健 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/28 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种CMOS晶体管的形成方法,所述形成方法包括:提供半导体衬底,包括NMOS区域和PMOS区域,位于所述NMOS区域表面的第一凹槽,位于所述PMOS区域表面的第二凹槽;在第一凹槽和第二凹槽的内壁表面以及介质层表面依次形成栅介质材料层、第一金属层、第二金属层、第三金属层;形成填充第一凹槽和第二凹槽的覆盖材料层,覆盖材料层的材料为绝缘介质材料;去除NMOS区域上的覆盖材料层;去除第二凹槽内部分厚度的覆盖材料层,形成覆盖层;去除第一凹槽内、介质层上方以及覆盖层上方的第二凹槽内的第三金属层、第二金属层;去除覆盖层,在第一凹槽和第二凹槽内形成第一栅极和第二栅极。上述方法可以提高CMOS晶体管的性能。 | ||
搜索关键词: | cmos 晶体管 形成 方法 | ||
【主权项】:
一种CMOS晶体管的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域,所述半导体衬底表面具有介质层,所述NMOS区域表面的介质层内具有第一凹槽,所述PMOS区域表面的介质层内具有第二凹槽;在所述第一凹槽和第二凹槽的内壁表面以及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的第一金属层、位于所述第一金属层表面的第二金属层、位于所述第二金属层表面的第三金属层;形成填充所述第一凹槽和第二凹槽的覆盖材料层,所述覆盖材料层的材料为绝缘介质材料;去除NMOS区域上的覆盖材料层;去除第二凹槽内部分厚度的覆盖材料层,形成覆盖层,使所述第二凹槽内的覆盖层的表面低于介质层的表面;以所述覆盖层为掩膜,去除第一凹槽内、介质层上方以及所述覆盖层上方的第二凹槽内的第三金属层、第二金属层;去除所述覆盖层,然后在所述第一凹槽内形成第一栅极,在第二凹槽内形成第二栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;,未经中芯国际集成电路制造(上海)有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310612561.2/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构的形成方法
- 下一篇:一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造