[发明专利]一种基于DMA的数据压缩芯片结构及其实现方法在审
| 申请号： | 201310564780.8 | 申请日： | 2013-11-14 |
| 公开（公告）号： | CN103593437A | 公开（公告）日： | 2014-02-19 |
| 发明（设计）人： | 王恩东;胡雷钧;李仁刚 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F17/30 | 分类号： | G06F17/30 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 250014 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及计算机系统设计领域和集成电路设计领域，具体是涉及一种芯片结构及其实现方法，特别涉及一种基于DMA的数据压缩芯片结构及其实现方法。本发明的结构设计采用基于DMA的数据压缩芯片，对大数据进行压缩处理，并且采用带宽匹配的DMA技术，配合多个压缩算法核心，共同实现大数据的压缩处理和存储，提高系统存储资源的利用率。 | ||
| 搜索关键词： | 一种 基于 dma 数据压缩 芯片 结构 及其 实现 方法 | ||
【主权项】：
一种基于DMA的数据压缩芯片结构，包括系统到设备DMA模块、设备到系统DMA模块、发送端仲裁模块、数据存储模块接口模块和压缩算法核心模块，其中，系统到设备DMA模块采用描述符DMA和数据DMA两种方式提高系统效率，即描述符信息和传输数据均采用DMA传输的方式；设备到系统DMA模块采用描述符DMA和数据DMA两种方式提高系统效率，即描述符信息和传输数据均采用DMA传输的方式；发送端仲裁模块采用给予优先级分析、判定、生成的方式控制发送报文的仲裁机制，用于解决多报文发送传输的冲突问题；数据存储模块接口模块采用高并行多组存储阵列的方式实现数据缓存；压缩算法核心模块采用数据通路带宽匹配的方法，配置多个压缩算法核心。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310564780.8/，转载请声明来源钻瓜专利网。
