[发明专利]基于多配置链组的FPGA芯片配置结构和配置方法

摘要

本发明涉及一种基于多配置链组的FPGA芯片配置结构和配置方法，所述结构包括：主控制器，接收并解析外部串行发送的多组比特流文件，生成串行的多组比特流配置信息；其中每一组比特流配置信息用以实现一种应用；多路复用器，接收配置链组选择信号，根据当前的配置链组选择信号将当前一组比特流配置信息进行发送；多个配置链组，每个配置链组包括多个配置链小组；所述多个配置链组中，每个配置链组中相同的应用的一个配置链小组的集合为所述应用的一组配置链小组；每一组配置链小组接收并存储相应的一组比特流配置信息；多个多路解复用器，分别接收并根据配置链组选择信号从相应的一组配置链小组中获取比特流配置信息启动对FPGA芯片的配置。

主权项

1.一种基于多配置链组的FPGA芯片配置结构，其特征在于，所述结构包括：主控制器，接收外部串行发送的多组比特流文件，并对所述比特流文件依次进行解析，生成串行的多组比特流配置信息；其中，每一组比特流配置信息用以实现一种应用；在输入每两组相邻的比特流文件之间会间隔一定的时间；多路复用器，接收配置链组选择信号，根据当前的配置链组选择信号将当前一组比特流配置信息进行发送；多个配置链组，每个配置链组包括多个配置链小组；所述多个配置链组中，每个配置链组中相同的应用的一个配置链小组的集合为所述应用的一组配置链小组；每一组配置链小组接收并存储所述多路复用器根据所述配置链组选择信号发送的相应的一组比特流配置信息；每个配置链小组包括多个配置链；多个多路解复用器，分别接收所述配置链组选择信号，并根据所述配置链组选择信号从相应的一组配置链小组中获取比特流配置信息启动对FPGA芯片的配置；所述每一组比特流配置信息包括多个功能配置信息，所述每个配置链小组接收并存储所述多路复用器根据所述配置链组选择信号发送的相应的一个功能配置信息；所述多路解复用器的个数与所述配置链组的个数相匹配；每个多路解复用器根据配置链组选择信号从匹配的配置链组中选择相应的配置链小组获取比特流配置信息启动FPGA芯片的配置；当串行的多组比特流配置信息在多个配置链组中存储完成后，FPGA芯片进入工作状态；在所述FPGA芯片处于工作状态，且当所述多路复用器再次收到配置链组选择信号和比特流配置信息时，所述多路复用器将当前收到的一组比特流配置信息根据配置链组选择信号发送给相应的配置链小组进行存储，并覆盖所述配置链小组中在先存储的比特流配置信息。