[发明专利]多个块一致性操作的并行处理有效
| 申请号： | 201310512856.2 | 申请日： | 2013-10-25 |
| 公开（公告）号： | CN103778070B | 公开（公告）日： | 2018-04-27 |
| 发明（设计）人： | 纳韦恩·布霍里亚;拉古拉姆·达莫达兰 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | G06F12/0808 | 分类号： | G06F12/0808 |
| 代理公司： | 北京律盟知识产权代理有限责任公司11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种通过使多CPU环境中的多个重叠块无效操作与正常CPU存取重叠因此使所述块无效操作的延迟透明来消除所述延迟的方法。执行所述块无效操作的高速缓存控制器将多个重叠请求合并到并行流中以消除执行延迟。还可将除块无效之外的例如块回写或块回写无效的高速缓存操作合并到执行流中。 | ||
| 搜索关键词： | 多个块 一致性 操作 并行 处理 | ||
【主权项】：
一种并行执行多个高速缓冲块无效操作的方法，其包括以下步骤：接收高速缓冲块无效操作请求，每一请求规定开始地址及将被无效的地址范围；在接收到至少一个高速缓冲块无效操作请求时，通过以下方式针对所有重叠地址并行执行高速缓冲块无效操作请求：对存储于所述高速缓冲中的每一个经高速缓冲的地址，将所述经高速缓冲的地址与所述开始地址以及每一接收到的高速缓冲块无效操作请求的地址范围进行比较；且如果所述经高速缓冲的地址在所述开始地址和任何接收到的高速缓冲块无效操作请求的地址范围内，则无效当前高速缓冲地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310512856.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种治疗足跟痛的药物及其制备方法
- 下一篇：传动－驱动装置
