[发明专利]用于简化寄存器中对单指令多数据编程的处理器体系结构和方法

摘要

本公开提供了一种用于在寄存器内进行并行处理的处理器及其相关联的方法。示例性处理器可包括具有计算单元和寄存器堆的处理元件。所述寄存器堆包括可被分为用于并行处理的通道的寄存器。所述处理器可能还包括屏蔽寄存器和谓词寄存器。所述屏蔽寄存器和所述谓词寄存器各包括数量等于所述寄存器的可分通道的最大数量的屏蔽位和谓词位。设置所述屏蔽位和谓词位的状态以分别实现启用/禁用通道执行指令和所述指令限定的操作的条件性性能。此外，所述处理器可操作用于跨越所述处理元件的所述通道进行归约操作和/或为所述处理元件的所述通道中的每一个生成地址。

主权项

一种包括处理器的装置，其中：所述处理器包括：具有一个或多个计算单元和一个或多个寄存器堆的一个或多个处理元件，其中所述一个或多个寄存器堆包括可被分为用于并行处理的通道的一个或多个寄存器；以及与所述一个或多个处理元件相关联的一个或多个屏蔽寄存器，其中所述一个或多个屏蔽寄存器包括多个屏蔽位，从而使所述通道具有相应的屏蔽位，其中所述一个或多个处理元件可操作用于在与指令相关联的操作的循环的循环计数指示所述操作处于循环的最后一次迭代时，将每一个所述屏蔽位设置成第一状态或第二状态，否则将所有的屏蔽位设置为第一状态；其中所述一个或多个处理元件可操作用于使能具有相应的第一状态的屏蔽位的通道以用于执行所述指令，以及禁用具有相应的第二状态的屏蔽位的通道以免于执行所述指令。