[发明专利]基于FPGA可编程延时电路的数字波束形成装置与方法

摘要

本发明公布了一种基于FPGA可编程延时电路的数字波束形成装置与方法，该装置包括可编程延时模块、延时时间控制模块和累加器，延时时间控制模块与可编程延时模块通过控制总线连接，阵列天线信号经可编程延时模块延时后由累加器累加后输出波束，其中可编程延时模块由可编程延时单元并联而成，可编程延时单元由二选一选择器和纵向延时单元依次串联而成，纵向延时单元由多个基本延时单元级联而成，其中可编程延时模块通过编程约束在FPGA内部的查找表中实现。本发明可对阵列天线信号进行精确延时，实现波形相移，将各路信号补偿至波前对齐，然后使用累加器对相移后的信号累加，以达到无需乘法器即可实现数字波束形成的目的，可精确到纳秒级延时。

主权项

一种数字波束形成装置，其特征在于，包括可编程延时模块、延时时间控制模块以及累加器，所述延时时间控制模块用于向所述可编程延时模块提供延时控制编码信号，所述可编程延时模块与延时时间控制模块通过控制总线连接，所述可编程延时模块的输入端输入天线阵列所接收的数据，所述可编程延时模块的输出端与累加器的输入端连接，所述累加器输出累加后形成的数字波束，其中：所述可编程延时模块由多个可编程延时单元并联而成，所述可编程延时单元的个数与所述天线阵列中天线的总数相同，所述可编程延时单元由二选一选择器和纵向延时单元依次串联而成，所述纵向延时单元由多个基本延时单元级联而成，所述二选一选择器的一个选择输入端接纵向延时单元的输出端、且其另一个选择输入端与纵向延时单元的输入端相连；所述延时时间控制模块由一组加法器和一组寄存器组成，所述加法器的个数与所述天线阵列中天线的总数相同，寄存器的位数与二选一选择器的个数相同，使寄存器的每一位通过控制总线控制二选一选择器，其中：第一个加法器的一个输入端输入常数0，另一个输入端输入常数2k‑1；第i个加法器的一个输入端与前一个加法器的输出端相连，其另一个输入端输入常数（2k‑1）*2(i‑1)*k，k为延时控制常数且为正整数，k与纵向延时单元个数的乘积小于等于二选一选择器的个数；所述可编程延时模块通过布局布线方式约束在FPGA内部纵向相邻的查找表单元中，通过FPGA内部资源实现，使延时精度可控。