[发明专利]反向阻断MOS型半导体器件的制造方法无效
| 申请号： | 201310478856.5 | 申请日： | 2013-10-14 |
| 公开（公告）号： | CN103779231A | 公开（公告）日： | 2014-05-07 |
| 发明（设计）人： | 挂布光泰 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京尚诚知识产权代理有限公司 11322 | 代理人： | 龙淳 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供反向阻断MOS型半导体器件的制造方法，即使在1200V以上的高耐压下也能减少半导体衬底的低电阻化，抑制接通电压的降低，使反向漏电流、耐压降低减小。上述制造方法具有：第一工序，在n型半导体衬底的作为各器件芯片的区域的外周部通过离子注入以扩散温度1280～1320℃、300～330小时的热处理形成环状p型分离扩散层；和第二工序，在被环状分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，第一工序中具有扩散温度1280～1320℃、300～330℃的热处理结束后，降温时降温至1000℃以上1200℃以下的温度范围，25小时以上保持在该温度范围内的温度的扩散温度-时间程序。 | ||
| 搜索关键词： | 反向 阻断 mos 半导体器件 制造 方法 | ||
【主权项】：
一种反向阻断MOS型半导体器件的制造方法，其特征在于，具有：第一工序，在第一导电型半导体衬底的作为各器件芯片的区域的外周部通过离子注入在扩散温度1280℃～1320℃、300小时～330小时的热处理条件下形成环状的第二导电型分离扩散层；和第二工序，在被该环状的分离扩散层包围的内周部形成作为半导体功能区域的MOS栅结构和耐压结构，其中在所述第一工序中，具有在所述扩散温度1280℃～1320℃、300小时～330小时的热处理结束后，在降温时降温至1000℃以上1200℃以下的温度范围，之后25小时以上保持在该温度范围内的温度的扩散温度‑时间程序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310478856.5/，转载请声明来源钻瓜专利网。
- 上一篇：采用压电超声振子驱动的单自由度旋转机械臂
- 下一篇：穿戴式监护和治疗设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
