[发明专利]一种用于PCIE高速链路管理的方法有效
申请号: | 201310473819.5 | 申请日: | 2013-10-12 |
公开(公告)号: | CN103514133B | 公开(公告)日: | 2017-05-24 |
发明(设计)人: | 林谷;袁娜;李冰;丁贤根 | 申请(专利权)人: | 丁贤根 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 江阴市同盛专利事务所(普通合伙)32210 | 代理人: | 唐纫兰,曾丹 |
地址: | 214400 江苏省无锡市江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种用于PCIE高速链路管理的方法,其特征在于在链路训练时加入自适应学习处理器,可以在链路重复发生异常情况下,自学习链路上的信息,并预测下一状态,控制状态机的跳转,状态机按照处理器的指示直接进入Detect或轮询,跳过超时时间或Detect状态。本发明提高了链路处理异常情况的恢复速度,通过在链路训练过程中加入自适应学习处理器来控制状态机的跳转,实现状态机异常情况下的快速恢复,完全兼容现有协议,不需要进行兼容性处理,该快速恢复机制可以根据用户和环境需要打开和关闭。 | ||
搜索关键词: | 一种 用于 pcie 高速 管理 方法 | ||
【主权项】:
一种用于PCIE高速链路管理的方法,其特征在于:在链路训练时加入自适应学习处理器,可以在链路重复发生异常情况下,自学习链路上的信息,并预测下一状态,控制状态机的跳转,状态机按照处理器的指示直接进入Detect或轮询,跳过超时时间或Detect状态,所述自适应学习处理器包括5个单元:采样单元、输入单元、规则单元、处理单元和输出单元,所述5个单元的具体功能如下:1)采样单元:处理器对配置状态的每个状态都进行监测,采样当前状态的一些信息,包括当前链路有效通道信息,每条通道收到的链路训练有序集信息,当前状态和下一状态;2)输入单元:将上述采样到的信息输入到处理器的内存中;3)规则单元:制定学习的规则规则1:若从当前状态进入Detect的次数达到5次,且是由于通道原因进入,则下一次进入该状态时就直接进入Detect,跳过timeout;规则2:若从当前状态进入Detect的次数达到5次,且是由于链路原因进入,则下一次进入该状态时就直接进入Polling,跳过timeout,且跳过Detect状态;4)处理单元:根据输入的当前状态和下一状态,对状态进入Detect的次数计数;根据输入的有效通道和通道上收到TS的信息,来判断当前超时原因;根据进入Detect的次数以及当前超时的原因给出输出,预测该状态下一状态;5)输出单元:把指示状态机进入下一状态的标志变量输出到状态机中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于丁贤根,未经丁贤根许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310473819.5/,转载请声明来源钻瓜专利网。