[发明专利]一种功率管分段栅驱动电路

摘要

本发明涉及集成电路驱动器技术，具体的说是涉及一种低EMI功率管分段栅驱动电路。本发明所述的功率管分段栅驱动电路，通过采用不同的速度对功率管栅极电压进行充放电，功率管栅极电压开始变化时，充放电速度比较慢，防止出现大的dv/dt和di/dt，电压达到一定值后开始快速充放电，这样不但功率管的开关速度较快，而且能够实现对开关电源中EMI抑制的目的。本发明的有益效果为，功率管的开关速度较快，而且能够实现对开关电源中EMI抑制的目的。本发明尤其适用于功率管分段栅驱动电路。

主权项

一种功率管分段栅驱动电路，其特征在于，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、电容C1、电阻R1、同向器IV1、第一反向器INV1和第二反向器INV2；第一PMOS管MP1的源极、第二PMOS管MP2的源极、第三PMOS管MP3的源极和第四PMOS管MP4的源极均接电源VDD；第一PMOS管MP1的栅极连接第一NMOS管MN1的栅极、第一反向器INV1的输出端和同向器IV1的输入端，第一PMOS管MP1的漏极连接第一NMOS管MN1的漏极和电阻R1的一端；电阻R1的另一端连接第三PMOS管MP3的漏极、第三NMOS管MN3的漏极、第四PMOS管MP4的栅极、第五NMOS管MN5的栅极和第一反向器INV1的输入端，第四PMOS管MP4的漏极连接第五PMOS管MP5的源极；第二PMOS管MP2的栅极和漏极连接第三PMOS管MP3的栅极和第二NMOS管MN2的漏极；第二NMOS管MN2的栅极连接第一控制信号CT1，第三NMOS管MN3的栅极连接第二控制信号CT2；同向器IV1的输出端连接电容C1的一端和第二反向器INV2的输入端，第二反向器INV2的输出端连接第五PMOS管MP5的栅极和第四NMOS管MN4的栅极；第四NMOS管MN4的漏极连接第五PMOS管MP5的漏极和第五NMOS管MN5的漏极做功率管分段栅驱动电路的输出端DRIV；第一NMOS管MN1的源极、第二NMOS管MN2的源极、第三NMOS管MN3的源极、第四NMOS管MN4的源极、第五NMOS管MN5的源极和电容C1的另一端均接地电压VSS。