[发明专利]用于数字信号处理的基于片区的交织和解交织

摘要

描述了行列交织的数据的基于片区（tile）的交织和解交织。在一个示例中，将解交织划分成两个存储器传输阶段，第一阶段从片上存储器到DRAM，第二阶段从DRAM到片上存储器。每一阶段对行列交织的数据块的一部分进行操作，并对这些数据项进行重新排序，使得第二阶段的输出包括解交织的数据。在第一阶段中，根据非线性存储器读地址序列从片上存储器读取数据项，并将这些数据项写入DRAM。在第二阶段中，根据线性地址序列的突发，从DRAM读取数据项，这高效地利用了DRAM接口，并根据非线性存储器写地址序列，将这些数据项写回到片上存储器。

主权项

一种片上数字信号处理系统，包括：第一存储器(102)，其存储以第一序列排列的多个数据项，每一个数据项具有所述第一存储器上的相关联的存储器地址，并且所述多个数据项包括数据项块的子集；第二存储器；以及传输引擎，其耦接到所述第一存储器和所述第二存储器，并且包括通往动态随机存取存储器DRAM的端口，其中，所述传输引擎被配置为：在第一存储器传输阶段中，将所述多个数据项从所述第一存储器直接传输到所述DRAM，并且在第二存储器传输阶段中，将所述多个数据项从所述DRAM直接传输到所述第二存储器，并且其中，在所述第一存储器传输阶段中，所述传输引擎用于：根据预定的非线性存储器读地址序列，从所述第一存储器读取所述多个数据项，并将所述多个数据项写入所述DRAM，并且其中，在所述第二存储器传输阶段中，所述传输引擎用于：根据线性地址序列的突发，从所述DRAM读取所述多个数据项，线性地址序列的每一个突发具有基于DRAM接口突发大小所选定的长度，以及根据预定的非线性存储器写地址序列，将所述多个数据项写入所述第二存储器，使得所述多个数据项以与所述第一序列不相同的第二序列排列在所述第二存储器上，并且其中，所述第一序列和所述第二序列中的一个包括行列交织的数据，所述第一序列和所述第二序列中的另一个包括行列解交织的数据。