[发明专利]分体式数据流可控制可观测式高速串行接收装置在审
| 申请号： | 201310377741.7 | 申请日： | 2013-08-27 |
| 公开（公告）号： | CN104424149A | 公开（公告）日： | 2015-03-18 |
| 发明（设计）人： | 刘晓飞;顾正明;刘新宇;严天鸣 | 申请（专利权）人： | 苏州中科集成电路设计中心有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 南京苏科专利代理有限责任公司 32102 | 代理人： | 陈忠辉 |
| 地址： | 215123 江苏省苏州市工业园*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种分体式数据流可控制可观测式高速串行接收装置，包括有装置本体，装置本体上设置有差分信号输入端口，其特点是：差分信号输入端口上设置有ASIC接收组件，ASIC接收装置的通讯端口上连接有片外缓冲组件。由此，整个SerDes接收电路均可以采用ASIC实现。并且，片上结构不再含有弹性缓冲模块，主要依靠数据恢复时钟驱动，时钟数量减少1个，从而精简了时钟域简化了时序逻辑设计。此外，由于片外弹性缓冲模块是通过FPGA来实现的，其可配置性和可观测性大大提高。 | ||
| 搜索关键词： | 体式 数据流 控制 观测 高速 串行 接收 装置 | ||
【主权项】：
分体式数据流可控制可观测式高速串行接收装置，包括有装置本体，所述的装置本体上设置有差分信号输入端口，其特征在于：所述的差分信号输入端口上设置有ASIC接收组件，所述ASIC接收装置的通讯端口上连接有片外缓冲组件，片外缓冲组件上设置有输入时钟信号端口与并行输出信号端口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州中科集成电路设计中心有限公司，未经苏州中科集成电路设计中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310377741.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种电子内容数据包后处理系统和方法
- 下一篇：一种日志数据处理系统及处理方法
