[发明专利]多SITE并行测试方法

摘要

本发明涉及半导体测试技术领域，具体涉及一种多SITE并行测试方法，通过对MOSFET产品进行多SITE并行测试设计，并将MOSFET的漏极作为测试电路的参考地，在保障对MOSFET产品进行常规的测试项目的基础上，还能对MOSFET产品进行产品与测试手臂之间的接触情况的测试，以避免因为接触问题导致测试对产品损坏。

主权项

一种多SITE并行测试方法，应用于待测MOS产品上，其特征在于，所述方法包括：提供若干待测MOS产品；根据所述待测MOS产品的测试参数制备测试载荷板和用户测试卡；根据测试需求于测试机台上设定测试项目；在所述测试机台上利用所述测试载荷板和所述用户测试卡对若干所述待测MOS产品同时进行所述测试项目的测试；其中，进行所述测试项目的测试时待测MOS产品的漏极与AGND连接；所述测试项目包括所述待测MOS产品与测试手臂之间的接触情况测试，通过在所述待测MOS产品的栅极的激励线路端连接一外接电流源，并将所述待测MOS产品的栅极源级漏极电连接形成一测栅极电压的回路，以进行所述待测MOS产品与所述测试手臂之间的接触情况测试；所述待测MOS产品为双MOSFET产品，所述双MOSFET产品包括第一MOS管和第二MOS管；进行所述双MOSFET产品与所述测试手臂之间的接触情况测试时，其测试电路包括：所述外接电流源与所述第一MOS管栅极的激励线路端电连接，所述第一MOS管栅极的测量线路端与所述第一MOS管源级的激励线路端电连接，所述第一MOS管源级的测量线路端与所述第二MOS管栅极的激励线路端电连接，所述第二MOS管栅极的测量线路端与所述第二MOS管源级的激励线路端电连接，所述第二MOS管源级的测量线路端与所述第二MOS管漏极的激励线路端电连接，所述第二MOS管漏极的测量线路端与所述第一MOS管漏极的激励线路端电连接，所述第一MOS管漏极的测量线路端接地。