[发明专利]多SITE并行测试方法

说明书

技术领域

本发明涉及半导体测试技术领域，具体涉及一种多SITE并行测试方法。

背景技术

MOSFET（金属-氧化层-半导体-场效晶体管）简称金氧半场效晶体管，由于其是利用一种载流子进行导电（单极性器件），且具有输入电阻高、制备工艺简单、易集成、功耗小、体积小、成本低等特点，所以被广泛应用于模拟电路与数字电路中作为场效晶体管（field-effect transistor）；MOSFET依照其“通道”的极性不同，可分为n-type与p-type的MOSFET，即NMOSFET和PMOSFET。

目前，对MOSFET产品的功能及其优劣性进行测试时，主要包括VTH（产品工作时的启动电压）、IGSS（栅源极之间的漏电流）、IDSS（漏源极之间的漏电）、RDSON（芯片工作的导通电阻）、VFSD（漏源极之间二极管的正向压降）等测试项目，但没有针对产品与机械手（handler）之间的接触情况的测试，若是产品与机械手出现问题，很容易在测试工艺中造成产品的损坏。

中国专利（CN102928761A）记载了一种晶圆测试系统及晶圆测试方法，包括探针卡、探针卡打磨装置和包括控制单元的晶圆测试机，探针卡接收晶圆测试机发出的测试信号，对晶圆中的待测芯片进行测试，测试后将测试结果反馈给晶圆测试机，上述的测试结果包括待测芯片的源漏正向导通压降VFSD；当连续出现VFSD高于或低于源漏正向导通的标准压降VFSD_标准时，停止测试，控制单元控制探针打磨装置对探针卡进行打磨，且在打磨后，进行下一个待测芯片的测试。

中国专利（CN202330636U）记载了一种用于测试MOSFET的电路，通过将NMOSFET的源极电压或者PMOSFET的漏极电压施加在第一电阻两端来确定冲击电流，并利用运算放大器来调节NMOSFET或者PMOSFET的导通程度、以确保NMOSFET的源极电压或者PMOSFET的漏极电压与脉冲信号高电平期间的电压一致，从而能够使得冲击电流准确地受控于脉冲信号高电平期间的电压。

发明内容

本发明采用的技术方案为：

一种多SITE并行测试方法，应用于MOSFET产品上，其中，所述方法包括：

提供若干待测MOS产品；

根据所述待测MOS产品的测试参数制备测试载荷板和用户测试卡；

根据测试需求于测试机台上设定测试项目；

在所述测试机台上利用所述测试载荷板和所述用户测试卡对若干所述待测MOS产品同时进行所述测试项目的测试；

其中，进行所述测试项目的测试时MOS产品的漏极与AGND连接。

上述的多SITE并行测试方法，其中，所述方法还包括：利用晶体管逻辑电路将所述MOS产品的测试信号反馈至所述测试机台上。

上述的多SITE并行测试方法，其中，所述测试项目包括所述MOS产品与测试手臂之间的接触情况测试。

上述的多SITE并行测试方法，其中，所述测试项目还包括产品工作时的启动电压测试、栅源极之间的漏电流测试、漏源极之间的漏电流测试、芯片工作的导通电阻测试和漏源极之间二极管的正向压降测试。

上述的多SITE并行测试方法，其中，所述方法还包括：通过在所述MOS产品的栅极的激励线路端连接一外接电流源，并将所述MOS产品的栅极源级漏极电连接形成一测栅极电压的回路，以进行所述MOS产品与所述测试手臂之间的接触情况测试。

上述的多SITE并行测试方法，其中，所述外接电流源提供0.1mA的电流。

上述的多SITE并行测试方法，其中，所述待测MOS产品为双MOSFET产品。

上述的多SITE并行测试方法，其中，所述双MOSFET产品包括第一MOS管和第二MOS管；

进行所述MOS产品与所述测试手臂之间的接触情况测试时，其测试电路包括：

所述外接电流源与所述第一MOS管栅极的激励线路端电连接，所述第一MOS管栅极的测量线路端与所述第一MOS管源级的激励线路端电连接，所述第一MOS管源级的测量线路端与所述第二MOS管栅极的激励线路端电连接，所述第二MOS管栅极的测量线路端与所述第二MOS管源级的激励线路端电连接，所述第二MOS管源级的测量线路端与所述第二MOS管漏极的激励线路端电连接，所述第二MOS管漏极的测量线路端与所述第一MOS管漏极的激励线路端电连接，所述第一MOS管漏极的测量线路端接地。

上述的多SITE并行测试方法，其中，所述双MOSFET产品还包括第一开关、第二开关、第三开关、第四开关和第五开关；