[发明专利]流水线A/D转换器中缩短参考建立时间的电荷补充电路有效
申请号: | 201310144905.1 | 申请日: | 2013-04-24 |
公开(公告)号: | CN103199863A | 公开(公告)日: | 2013-07-10 |
发明(设计)人: | 徐鸣远;朱璨;李儒章;付东兵;王育新;徐学良;沈晓峰 | 申请(专利权)人: | 中国电子科技集团公司第二十四研究所 |
主分类号: | H03M1/12 | 分类号: | H03M1/12 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 400060 *** | 国省代码: | 重庆;85 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种流水线A/D转换器中缩短参考建立时间的电荷补充电路,它包括一个比较器Q1、两个PMOS管PM1、PM2、一个金属电容Cb。本发明电路的方案在于,当输入幅度小于满幅度一半的时候,用预先存储在金属电容上的大电荷来补充采样电容需求的电荷,使基准电压更小的偏离工作电压,从而缩短参考电压恢复工作电压的时间,达到缩短参考电压建立时间的作用,进而提高流水线A/D转换器的转换速度。运用本发明的参考电路的建立时间比常规参考电路的建立时间缩短49%以上。它主要应用于低功耗高速高精度流水线A/D转换器领域。 | ||
搜索关键词: | 流水线 转换器 缩短 参考 建立 时间 电荷 补充 电路 | ||
【主权项】:
一种流水线A/D转换器中缩短参考建立时间的电荷补充电路,其特征在于它包括:比较器Q1、PMOS管PM1、PMOS管PM2和电容Cb,其中,Q1的输入正端接参考输入电压端VREF1,Q1的输入负端接模拟输入电压端Vin,Q1的时钟输入端CLK接时钟输入正端VCLKP,Q1的输出端VQ1与PM1的栅极相接,PM1的源极接参考输出电压端VREFO,PM1的漏极接Cb的正端,并与PM2的漏极相连接,PM2的栅极接时钟输入负端VCLKN,PM2的源极接高电位输入电压端VCP,PM1和PM2的衬底均接地,Cb的负端接地。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十四研究所,未经中国电子科技集团公司第二十四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310144905.1/,转载请声明来源钻瓜专利网。
- 上一篇:光纤能量和数据并行传输方法及装置
- 下一篇:光敏电阻制作空城计防盗装置