[发明专利]一种1553B总线电缆网的一体化成型方法

摘要

一种1553B总线电缆网的一体化成型方法，步骤为：(1)在印制板上焊接安装耦合变压器线圈及隔离电阻，形成印制板组件；(2)在第一块印制板组件上，第一主线正负端位置焊接第一双绞屏蔽线，第二主线正负端位置焊接第二双绞屏蔽线，子线正负端位置焊接第三双绞屏蔽线；在第二至第N块印制板组件上，第二主线正负端位置焊接第二双绞屏蔽线，子线正负端位置焊接第三双绞屏蔽线；(3)通过第二双绞屏蔽线将N个印制板组件首尾连接起来；(4)分别在N个印制板组件上套装耦合器壳体并进行灌封；(5)将所有印制板组件上连接的第三双绞屏蔽线焊接上连接器，将第一块印制板组件上连接的第一双绞屏蔽线和第N块印制板组件上连接的第二双绞屏蔽线上焊接终端器。

主权项

一种1553B总线电缆网的一体化成型方法，其特征在于步骤如下：(1)根据耦合器的设计尺寸选取印制板，并在印制板上焊接安装耦合变压器线圈及隔离电阻，形成印制板组件；其中变压器线圈共有4个引脚，原边线圈的两个引脚直接通过印制板上的走线在印制板上形成子线正端STUB+、子线负端STUB‑，副边线圈的两个引脚通过印制板走线后各连接一个隔离电阻，其中一个隔离电阻未与副边线圈引脚相连的另一端通过印制板上的走线在印制板上形成第一主线正端MAIN1+和第二主线正端MAIN2+，另外一个隔离电阻未与副边线圈引脚相连的另一端通过印制板上的走线在印制板上形成第一主线负端MAIN1‑和第二主线负端MAIN2‑；(2)根据耦合器的数量N，采用步骤(1)的方法形成N个印制板组件；(3)在第一块印制板组件上，在第一主线正端MAIN1+、第一主线负端MAIN1‑的对应位置分别焊接第一双绞屏蔽线的高低芯线，在第二主线正端MAIN2+、第二主线负端MAIN2‑的对应位置分别焊接第二双绞屏蔽线的高低芯线，在子线正端STUB+、子线负端STUB‑的对应位置分别焊接第三双绞屏蔽线的高低芯线；在第二块至第N块印制板组件上各自的第二主线正端MAIN2+、第二主线负端MAIN2‑的对应位置分别焊接第二双绞屏蔽线的高低芯线，在子线正端STUB+、子线负端STUB‑的对应位置分别焊接第三双绞屏蔽线的高低芯线；(4)将第k个印制板组件上连接的第二双绞屏蔽线的非焊接端的高低芯线分别焊接在第k+1个印制板组件上的第一主线正端MAIN1+、第一主线负端MAIN1‑的对应位置上，k＝1、2、3......N‑1；(5)分别在N块印制板组件上套装耦合器壳体，然后在N个耦合器壳体内同时采用胶进行灌封，并在灌封完成后同时进行常温固化；所述的耦合器壳 体为两半式结构，并在所有双绞屏蔽线的出线位置预留有出线孔；(6)将所有N块印制板组件上连接的第三双绞屏蔽线的非焊接端的高低芯线均焊接上连接器，其中高芯线和连接器的中心导体相连，低芯线和连接器的中间导体相连，连接器壳体和第三双绞屏蔽线的屏蔽层无缝连接；(7)在第一块印制板组件上连接的第一双绞屏蔽线的非焊接端的高低芯线上焊接终端器，在第N块印制板组件上连接的第二双绞屏蔽线的非焊接端的高低芯线上焊接终端器。