[发明专利]一种提高CPU+GPU异构装置计算性能的方法有效
| 申请号： | 201310028325.6 | 申请日： | 2013-01-24 |
| 公开（公告）号： | CN103049241A | 公开（公告）日： | 2013-04-17 |
| 发明（设计）人： | 李清都;胡明;杨芳艳;唐宋;冯鑫;胡诗沂;徐桂兰 | 申请（专利权）人： | 重庆邮电大学 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523;G06F9/38;G06F17/14 |
| 代理公司： | 重庆华科专利事务所 50123 | 代理人： | 康海燕 |
| 地址： | 400065 *** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及计算机高性能计算领域，提供一种提高CPU+GPU异构装置计算精度的方法，使大规模多精度运算在基于CPU+GPU的异构装置上获得加速。本发明的技术方案是：先利用CPU将所有乘数与被乘数传入GPU中；接着GPU每个线程块独立并行处理一对多精度乘法，同时每对乘法在各线程块内并行执行运算和并行进位；最后将结果整理后传回CPU内存，得出计算结果。本发明实现了大量计算任务的GPU并行处理，大幅提高了计算性能。 | ||
| 搜索关键词： | 一种 提高 cpu gpu 装置 计算 性能 方法 | ||
【主权项】：
一种提高CPU+GPU异构装置计算性能的方法，其特征在于，包括步骤：CPU端接收输入的M对N位被乘数和乘数，将所有被乘数和乘数按照顺序分别组成一个一维数组，保存并标识被乘数和乘数；CPU端作为控制器为GPU端分配全局存储器空间和线程块共享存储空间，为GPU端设定网格结构，即线程块位数和线程位数，以及将所有的乘数与被乘数分批异步传输至GPU全局存储器；启动GPU，GPU端作为处理器：在GPU中，将全局存储器中的每对被乘数和乘数分别拷贝到每个线程块，每个线程块对每对乘法运算执行并行处理，得到M对乘法的乘积，GPU将并行处理获得的乘积写回全局存储器；CPU端控制将全局存储器存储的数据分批异步传输至CPU内存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆邮电大学，未经重庆邮电大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310028325.6/，转载请声明来源钻瓜专利网。
