[发明专利]非易失性存储装置的读出电路有效
| 申请号： | 201310021003.9 | 申请日： | 2013-01-21 |
| 公开（公告）号： | CN103219044B | 公开（公告）日： | 2017-03-01 |
| 发明（设计）人： | 佐藤丰 | 申请（专利权）人： | 精工半导体有限公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26 |
| 代理公司： | 北京三友知识产权代理有限公司11127 | 代理人： | 李辉,黄纶伟 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供非易失性存储装置的读出电路，用于判别数据0和1的读出裕度大，且电路面积小。向与流过存储元件的电流进行比较的基准电流源的NMOS晶体管的各个栅极施加从一个偏置电路输出的电压，用同一电压进行控制，由此，使用温度范围、使用电源电压范围内的特性波动小，用于判别数据0和1的读出裕度大，能够简化电路结构。 | ||
| 搜索关键词： | 非易失性 存储 装置 读出 电路 | ||
【主权项】：
一种可电擦写的非易失性存储装置的读出电路，其特征在于，该读出电路具有：存储元件，其源极与接地电压连接，栅极与第一存储元件选择开关的一端连接，所述第一存储元件选择开关由第一存储元件选择控制信号控制；选通晶体管，其源极与所述存储元件的漏极连接，栅极由选通选择控制信号控制；由第二存储元件选择控制信号控制的第二存储元件选择开关，其一端与所述选通晶体管的漏极连接，另一端与所述读出电路的输出连接；第一NMOS晶体管，其是与流过所述存储元件的电流进行比较的基准电流源；电流镜电路，其具备第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的栅极和漏极与所述第一NMOS晶体管的漏极连接，所述第二PMOS晶体管的栅极与所述第一PMOS晶体管的栅极连接，所述第二PMOS晶体管的漏极与所述读出电路的输出连接；以及第一偏置电路，其输出端子与所述第一NMOS晶体管的栅极以及所述第一存储元件选择开关的另一端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工半导体有限公司，未经精工半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310021003.9/，转载请声明来源钻瓜专利网。
