[发明专利]用于堆叠的存储器架构的内建自测试有效
| 申请号： | 201280072098.0 | 申请日： | 2012-03-30 |
| 公开（公告）号： | CN104205233B | 公开（公告）日： | 2017-06-23 |
| 发明（设计）人： | D.科布拉;D.齐默曼;V.K.纳塔拉简 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12;G11C11/4063 |
| 代理公司： | 中国专利代理(香港)有限公司72001 | 代理人： | 臧永杰,马永利 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了用于堆叠的存储器架构的内建自测试。存储器设备的实施例包括存储器堆叠，其包括一个或多个DRAM（动态随机存取存储器）元件；和用于控制存储器堆叠的系统元件。所述系统元件包括用以针对存储器堆叠而生成写测试事件或读测试事件的内建自测试（BIST）引擎、用以从BIST引擎接收用于写测试事件或读测试事件的测试数据的测试接口，以及存储器控制器，存储器控制用以从测试接口接收测试数据的至少一部分并且在存储器堆叠的DRAM元件处实现写测试事件或读测试事件。 | ||
| 搜索关键词： | 用于 堆叠 存储器 架构 测试 | ||
【主权项】：
一种存储器设备，包括：存储器堆叠，其包括一个或多个DRAM（动态随机存取存储器）元件；和用于控制存储器堆叠的系统元件，所述系统元件包括：用以针对存储器堆叠而生成写测试事件或读测试事件的内建自测试（BIST）引擎，用以从BIST引擎接收用于写测试事件或读测试事件的测试数据的测试接口，其中所述测试接口还包括：测试数据存储器，用以存储用于写测试事件或读测试事件的测试数据；以及格式器，用以针对DRAM元件来格式化所述测试数据的至少一部分，以生成经格式化的测试数据，和存储器控制器，存储器控制器用以从测试接口接收经格式化的测试数据并且在存储器堆叠的DRAM元件处实现写测试事件或读测试事件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280072098.0/，转载请声明来源钻瓜专利网。
- 上一篇：平坦线圈平面变压器及方法
- 下一篇：意外情况预测灵敏度判断装置
