[发明专利]数据处理器和数据处理方法

摘要

本技术涉及能够改善数据错误容差的数据处理方法和数据处理器。在其中将具有16200比特的代码长度和8/15的编码率的LDPC码映射到16个信号点的情况下，去复用器执行交换，其中，当用于4×2比特的符号比特被设置为b#i并且且将相对于所述两个连续码元的4×2比特中的码元比特中的最高有效比特的第#i+1比特设置为y#i时，将比特y0、y4、y3、y1、y2、y5、y6和y7分别分配到比特b0、b1、b2、b3、b4、b5、b6和b7。本技术可以例如被应用到用于传输LDPC码的传输系统。

主权项

一种数据处理装置，包括：编码单元，其基于LDPC码的奇偶校验矩阵来执行其中代码长度是16200比特并且编码率是8/15的LDPC编码；以及交换单元，其将由所述编码单元编码的所述LDPC码的符号比特与对应于由16QAM确定的16个信号点的任何一个的码元的码元比特交换，其中，被所述编码单元编码的所述LDPC码包括信息比特和奇偶比特，所述奇偶校验矩阵包括与所述信息比特对应的信息矩阵部分和与所述奇偶比特对应的奇偶矩阵部分，通过奇偶校验矩阵初始值表来表示所述信息矩阵部分，所述奇偶校验矩阵初始值表是表示用于每360列的所述信息矩阵部分的元素1的位置的表格，并且被配置如下：32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 49995174 5700 6969 7115 7138 71891788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 68936994 7074 7100 7277 7399 7476 7480 75372791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 59696029 6244 6645 6962 7203 7302 7454 7534574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 66406762 6786 6859 7043 7418 7431 755414 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 69707208 7218 7298 7454 7457 74624075 4188 7313 75535145 6018 7148 75073198 4858 6983 70333170 5126 5625 69012839 6093 7071 745011 3735 54132497 5400 72382067 5172 57141889 7173 73291795 2773 34992695 2944 67353221 4625 58971690 6122 68165013 6839 73581601 6849 74152180 7389 75432121 6838 70541948 3109 5046272 1015 7464，并且当在具有16200/8比特的存储容量的8个存储单元中存储并且一次一比特地从相应的存储单元被读取的8比特的符号比特被分配到两个连续的码元时，所述交换单元将相对于所述8比特的所述符号比特的最高有效比特的第#i+1比特设置为比特b#i，并且将相对于所述两个码元的8比特的码元比特的最高有效比特的第#i+1比特设置为比特y#i，并且将比特b0、b1、b2、b3、b4、b5、b6和b7分别与比特y0、y4、y3、y1、y2、y5、y6和y7交换。