[发明专利]电阻变化型非易失性存储装置及其写入方法

摘要

本发明提供一种在用于写入速度改善的多比特同时写入中，实现减少存储单元的位置的偏差的写入的电阻变化型非易失性存储装置。该电阻变化型非易失性存储装置具有：多个位线、多个字线、多个存储单元、第一写入电路（例如，写入电路（60-0））、第二写入电路（例如，写入电路（60-k-1））、第一选择电路（例如，选择电路（S0_0））、第二选择电路（例如，选择电路（S0_k-1））、以及第一字线驱动电路（字线驱动电路（40-1））；其中，构成第一选择电路（例如，构成选择电路（S0_0）的NMOS晶体管（TS0_0_0～TS0_0_m-1））导通电阻值比第二选择电路（例如，构成选择电路（S0_k-1）的NMOS晶体管（TS0_k-1_0～TS0_k-1_m-1））的导通电阻值大。

主权项

一种电阻变化型非易失性存储装置，其特征在于，具有：多个位线；与所述多个位线交叉的多个字线；多个存储单元，被配置在所述多个位线和所述多个字线的交点，至少包含电阻变化元件而构成，且在第一电阻状态以及第二电阻状态的至少两个电阻状态可逆地变化；第一写入电路，在将所述多个存储单元中与作为所述多个位线中的至少一个位线的第一位线连接的存储单元的集合作为第一存储单元阵列单位时，对所述第一位线施加写入电压；第二写入电路，在将所述多个存储单元中与作为所述多个位线中的所述第一位线不同的至少一个位线的第二位线连接的存储单元的集合作为第二存储单元阵列单位时，对所述第二位线施加写入电压；第一选择电路，将所述第一写入电路和所述第一位线中的至少一个设为连接或非连接；第二选择电路，将所述第二写入电路和所述第二位线中的至少一个设为连接或非连接；以及第一字线驱动电路，对所述多个字线选择地驱动，在所述多个存储单元中，包含以数据存储为目的的存储单元和不以数据存储为目的的存储单元，所述第一写入电路以及第二写入电路，分别对所述第一位线以及第二位线同时施加写入电压，在通过所述第一写入电路以及第二写入电路同时执行写入的多个存储单元的写入单位中，在相同的字线上包含以所述数据存储作为目的存储单元和不以所述数据存储作为目的存储单元，相对于所述第一字线驱动电路，所述第一存储单元阵列单位比所述第二存储单元阵列单位较近地配置，在所述第一选择电路连接所述第一写入电路和所述第一位线时的作为所述第一选择电路的电阻值的第一导通电阻值，比在所述第二选择电路连接所述第二写入电路和所述第二位线时的作为所述第二选择电路的 电阻值的第二导通电阻值大。