[实用新型]画素阵列基板

摘要

本实用新型公开了一种画素阵列基板，包括一基板、多条扫描线、多条数据线、多条共享线、多个画素单元与多个遮蔽电极。扫描线、数据线与共享线均配置在基板上。所述数据线与所述扫描线交错，以在基板的平面上划分出多个画素区域。各个画素单元配置在其中一个画素区域内，并包括一画素电极。各个画素电极具有一第一侧边缘，而位于相邻二条扫描线之间的所述第一侧边缘均面向其中一条扫描线。所述遮蔽电极分别配置在所述画素区域内，并位于所述画素电极与基板之间。各个遮蔽电极凸出于其中一个第一侧边缘，并与共享线、扫描线与数据线电性绝缘。本实用新型的画素阵列基板运作时，能减少发生画面质量因受到耦合电容的影响而被破坏的情形。

主权项

画素阵列基板，其特征在于，其包括：一基板，具有一平面；多条扫描线，彼此并列，并配置在该平面上；多条数据线，彼此并列，并配置在该平面上，所述数据线与所述扫描线交错，在该平面上划分出多个画素区域；多条共享线，与所述扫描线并列，并配置在该平面上；多个画素单元，各该画素单元配置在其中一个画素区域内，各画素单元包括一画素开关、一画素电极以及一导电柱，所述画素开关电性连接所述扫描线与所述数据线，所述导电柱连接在所述画素开关与所述画素电极之间，其中各该画素电极具有一第一侧边缘，而位于相邻二条扫描线之间的所述第一侧边缘均面向其中一条扫描线；一绝缘层，配置在所述画素电极与该平面之间，并覆盖所述扫描线、所述数据线、所述共享线以及所述画素开关，其中所述导电柱配置在该绝缘层中；以及多个遮蔽电极，分别配置在所述画素区域内，并位于所述画素电极与该平面之间，所述遮蔽电极分别与所述画素电极部分重叠，其中各该遮蔽电极凸出于其中一个第一侧边缘，且所述遮蔽电极均与所述共享线、所述扫描线以及所述数据线电性绝缘。