[实用新型]增强型PF-CDPD“与”门电路及log2型匹配线电路有效
| 申请号： | 201220013193.0 | 申请日： | 2012-01-12 |
| 公开（公告）号： | CN202422764U | 公开（公告）日： | 2012-09-05 |
| 发明（设计）人： | 张建伟;吴国强;吴志刚;沙建军;殷存禄 | 申请（专利权）人： | 大连市恒珑科技发展有限公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;G11C15/04 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人： | 张大威 |
| 地址： | 116000 辽宁省*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提出了一种增强型PF-CDPD“与”门电路及一种可适用于CAM(Content Addressable Memory)等结构的log2型匹配线电路，该增强型PF-CDPD“与”门电路包括反馈管，n个下拉晶体管以及由时钟信号驱动的时钟晶体管，该时钟晶体管将n个下拉晶体管分为上下两部分。本实用新型的增强型PF-CDPD“与”门电路能够增加预充电阶段存储的电荷量，使一级PF-CDPD“与”门电路上可以串联更多的NMOS管，从而减少字电路的门级数，减小字电路延迟。本实用新型的log2型匹配线电路由多级门电路构成，在数据位数较宽时能大大缩减组成字电路的门的级数，提高电路的工作速度，且连线复杂度低，利于工程实现。本实用新型的匹配线电路所有的log2型匹配线电路同时启动，能够大大缩减组成字电路的门的级数，进一步提高速度。 | ||
| 搜索关键词： | 增强 pf cdpd 门电路 log sub 匹配 电路 | ||
【主权项】：
一种增强型PF‑CDPD“与”门电路，其特征在于，包括反馈管，n个下拉晶体管以及由时钟信号驱动的时钟晶体管，所述时钟晶体管将n个下拉晶体管分为上下两部分，所述下拉晶体管的上部分的晶体管的个数为x，所述下拉晶体管的下部分的晶体管的个数为y，所述n＝x+y，所述x、y为正整数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大连市恒珑科技发展有限公司，未经大连市恒珑科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220013193.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种杀菌车
- 下一篇：一种气调负压式马铃薯贮藏窖
