[发明专利]一种冗余结构存储单元

摘要

本发明提出一种冗余结构存储单元，包括：第一开关管、第二开关管、第三开关管和第四开关管；第一存储管、第二存储管、第三存储管和第四存储管；以及第一动态漏电补偿管、第二动态漏电补偿管、第三动态漏电补偿管和第四动态漏电补偿管。本发明与传统的6管静态随机访问存储单元相比，漏电补偿NMOS管取代原有PMOS管，降低发生软错误概率，同时增加了存储信息的冗余节点和反馈通路，当任意单个节点翻转时，本发明能够自行通过冗余节点的信息恢复，具有良好的抗软错误能力。

主权项

一种冗余结构存储单元，其特征在于，包括：第一开关管（M1）、第二开关管（M5）、第三开关管（M4）和第四开关管（M8）；第一存储管（M2）、第二存储管（M6）、第三存储管（M3）和第四存储管（M7）；以及第一动态漏电补偿管（MD1）、第二动态漏电补偿管（MD2）、第三动态漏电补偿管（MD3）和第四动态漏电补偿管（MD4），其中，所述第一开关管（M1）、所述第二开关管（M5）栅极受字线（WL）控制，漏极与位线（BL）相连，所述第一开关管（M1）源极分别与所述第三存储管（M3）、所述第四存储管（M7）栅极相连，所述第二开关管（M5）源极与所述第二存储管（M6）漏极相连，所述第一存储管（M2）、所述第二存储管（M6）栅极都与所述第三开关管（M4）源极相连，所述第三存储管（M3）漏极与所述第三开关管（M4）源极相连，所述第四存储管（M7）漏极与所述第四开关管（M8）源极相连，源极都接地，所述第三存储管（M3）、所述第四存储管（M7）栅极都与所述第一开关管（M1）源极相连，所述第一存储管（M2）漏极与所述第一开关管（M1）源极相连，所述第二存储管（M6）漏极与所述第二开关管（M5）源极相连，源极都接地，所述第三开关管（M4）、所述第四开关管（M8）栅极受字线（WL）控制，漏极与互补位线（/BL）相连，所述第三开关管（M4）源极与所述第一存储管（M2）、所述第二存储管（M6）栅极相连，所述第四开关管（M8）源极与所述第四存储管（M7）漏极相连，所述第一动态漏电补偿管（MD1）栅极与所述第二开关管（M5）源极相连，源极与所述第三存储管（M3）、所述第四存储管（M7）栅极相连，漏极受动态补偿电压（VD）控制，所述第二动态漏电补偿管（MD2）栅极与所述第四开关管（M8）源极相连，源极与所述第一存储管（M2）、所述第二存储管（M6）栅极相连，漏极受动态补偿电压（VD）控制，所述第三动态漏电补偿管（MD3）栅极与所述第三存储管（M3）、所述第四存储管（M7）栅极相连，源极与所述第二开关管（M5）源极相连，漏极受动态补偿电压（VD）控制，所述第四动态漏电补偿管（MD4）栅极与所述第一存储管（M2）、所述第二存储管（M6）栅极相连，源极与所述第四开关管（M8）源极相连，漏极受动态补偿电压（VD）控制。