[发明专利]一种控制36个功率单元的核心控制板

摘要

本发明设计的是一种变流器的核心控制板方案，可控制不大于由36个H桥功率单元构成的级联型变流器，主要用于级联静止型无功发生器、级联型高压变频器、级联型同相供电电源变流器等。本发明方案主要包括：用于产生36个H桥功率单元控制脉冲信号和接收功率单元状态信号的FPGA芯片，用于核心控制算法的DSP芯片，用于同外界连接的开关量输入、输出及通讯联络的CPLD芯片，用于接收模拟信号的运算放大器A1～A18，用于为各个芯片供电的电源芯片IC1～IC4，用于检测本电路环境温度湿度的芯片IC5，用于保存参数的芯片EEPROM等。本电路运行稳定、使用范围广泛。

主权项

一种控制36个功率单元的核心控制板，主要是由通用的现场可编程门阵列FPGA芯片、3片通用数字信号处理DSP芯片，其中1片用于核心控制算法的DSP1，其外部存储器RAM1；可选的用于辅助计算的DSP2，其外部存储器RAM2；用于本电路与外界协调控制的DSP3，其外部存储器RAM3、通用复杂可编程逻辑器件CPLD芯片、通用运算放大器A1～A18、通用的电源芯片IC1～IC4、通用的检测温度湿度芯片IC5、用于保存参数的通用芯片EEPROM、脉冲宽度调制PWM口、输入输出IO口组成的，其特征是：在器件布局上若以PWM口为上方，那么PWM口的下方是FPGA，FPGA的下方是DSP1，DSP1的下方是DSP3，DSP3的下方是IO口，DSP1的右方是DSP2，DSP2的上方是RAM2，DSP1的左上方是RAM1，DSP3的左方是CPLD，CPLD的上方是RAM3，DSP3的背部是EEPROM,FPGA的左方是IC1、IC2、IC3、IC4，RAM1和RAM3之间的左侧是IC5，DSP2的下方是运算放大器A1～A18，IO口在最下方；在电路原理上PWM口与FPGA电信号连接，RAM1与DSP1电信号连接，RAM2与DSP2电信号连接，RAM1、DSP1、RAM2、DSP2分别与FPGA电信号连接，RAM3与DSP3电信号连接，DSP3分别与DSP1和DSP2电信号连接，CPLD分别与DSP1、DSP2、DSP3、RAM3、IO口电信号连接，通用运算放大器A1～A18分别与DSP1、DSP2、DSP3、IO口电信号连接，通用电源芯片IC1～IC4与 IO口电信号连接，并为各器件提供不同电压的电源，通用芯片IC5与DSP3、EEPROM、IO口电信号连接。