[发明专利]一种FPGA芯片配置信息模型的层出化构建方法

摘要

本发明属于电子技术领域，具体为一种FPGA芯片配置信息模型的层次化构建方法。具体包括：(一)层次化划分SRAM地址，是将整块FPGA的SRAM阵列按地址等级从上往下分别划分为：TOP,AREA,BLOCK,TILE,FRAME,BIT六个层次；(2)层次化构建可编程资源，是将可配置资源的配置信息划分为4个层次，从底层向顶层分别为：SRAM层，ELEMENT层，SITE层和TILE层。本方法具有通用性，在设计不同款FPGA芯片时，只需要按照本方法要求建立配置模型，便能采用同一种SRAM阵列值查找程序生成位流；采用层次化思想建模，不仅能够清晰地描述电路内部的层次关系，便于后期测试和验证，还能极大地减小配置数据的存储以及解析该模型的软件运行所需要的内存。

主权项

一种FPGA芯片配置信息模型的层出化构建方法，其特征在于具体步骤为：（一）SRAM地址划分的层次化，（二）可编程逻辑资源配置信息的层次化，其中：(一)层次化划分SRAM地址将整块FPGA的SRAM阵列按地址等级从上往下分别划分为：TOP, AREA, BLOCK, TILE, FRAME, BIT六个层次，其中：（a）BIT即对应一个SRAM，值为SRAM的输出；SRAM输出由WL和BL共同控制；（b）FRAME由纵向的BIT构成，长度根据TILE中SRAM阵列规模而定；本发明规定一个FRAME中的SRAM由同一个WL控制，意味着同一FRAME的SRAM在编程下载时会被同时配置，这也决定了FRAME的地址次序应与WL的选通次序保持一致；（c）BLOCK由横向的FRAME组成，其中的SRAM阵列的长度与FRAME长度相同，宽度等于一个TILE所拥有的WL个数；（d）AREA由横向的BLOCK组成，其中SRAM阵列的长度与FRAME长度相同，宽度由包含的BLOCK个数确定； （e）TOP由所有AREA组成，是SRAM阵列顶层；(2) 层次化构建可编程资源将可配置资源的配置信息划分为4个层次，从底层向顶层分别为：SRAM层，ELEMENT层，SITE层和TILE层，其中：(a)SRAM层对SRAM对象建模的内容包括：名称，值，所控制的ELEMENT单元；(b)ELEMENT层ELEMENT层描述最小功能单元模块的配置信息，建模的内容包括：名称，功能选项，以及功能选项对应的SRAM集合的值；其中，功能选项需要制定该功能是否为默认配置选项，在对FPGA的SRAM阵列进行赋值初始化时，需要根据默认配置选项来确定默认配置值；(c)SITE层SITE由ELEMENT层模块构成，包括可编程逻辑资源(SITE)和可编程互联资源(GSB)两大类；(d)TILE层TILE由SITE层模块构成，是组成FPGA阵列的最小重复单元；在TILE层中主要描述TILE中所有SRAM对应的BL和WL，从而实现TILE层中的SRAM地址区分。