[发明专利]自动化测试中扩展输入输出通道的方法

摘要

本发明属于自动化测试测量技术领域，具体为一种基于FPGA实现的应用于自动化测试中扩展输入输出通道的方法。本发明在测试平台和待测芯片之间加入FPGA，将测试平台的生成采集通道与待测芯片的输入输出引脚连接到FPGA的输入输出引脚；对FPGA中每一个与待测芯片引脚相连的输入输出引脚做适当配置，将各个引脚配置模块中TDO与TDI首尾相连，构建出多条并行的测试链。其中，测试平台的负责生成数据的通道与FPGA中实现的TDI端口相连，负责采集数据的通道与FPGA中实现TDO端口相连；本发明解决了动态更改通道属性的问题，简化了软件上的层次，同时减少了用于配置管脚寄存器数据的周期数，节约了测试时间。

主权项

自动化测试中扩展输入输出通道的方法，其特征在于具体步骤为：  首先，在测试平台和待测芯片之间加入FPGA，将测试平台的生成采集通道与待测芯片的输入输出引脚连接到FPGA的输入输出引脚；然后，对FPGA中每一个与待测芯片引脚相连的输入输出引脚做适当配置，形成引脚配置模块；最后，将各个引脚配置模块中TDO与TDI首尾相连，并进一步构建出多条并行的测试链；其中，所述对FPGA中每一个与待测芯片引脚相连的输入输出引脚做适当配置， 其中，使用了三个寄存器存储管脚的输入输出的方向属性和值属性：（1）方向寄存器：存储管脚的输入输出属性，决定管脚是输入还是输出，存储的值为1时，该管脚为输入管脚；存储的值为0时，该管脚为输出管脚；（2）输出值寄存器：存储管脚的输出值属性，当该管脚为输出管脚时，输出的值即为该输出值寄存器里存储的值；（3）输入值寄存器：存储管脚的输入值属性，当改管脚为输入管脚时，采集回来的值即存放在该输入值寄存器里；对引脚具体配置如下：对于一个引脚的输入值寄存器、输出值寄存器和方向寄存器，输入多路选择器的输出端与输入寄存器数据输入端相连，输出多路选择器输出端与输出寄存器数据输入端相连，方向多路选择器输出端与方向寄存器数据输入端相连；方向寄存器和输出寄存器的输出分别与方向锁存器和输出锁存器的输入相连，这两个锁存器的输出又分别控制与之相连的三态门的控制端和数据输入端，而三态门的输出端连接到引脚pad；当更新数据信号有效时，寄存器里的值会更新到对应的锁存器：当更新到方向寄存器的值为1时，三态门导通，该引脚作为输出引脚，将输出锁存器的值传递到引脚上去；当更新到方向寄存器的值为0时，三态门关断，三态门的输出端保持高阻态，该引脚作为输入引脚；作为输入引脚时，内部测试信号有效时，将输入的值经由缓冲器传递到输入多路选择器的输入端口。