[发明专利]一种用于DC-DC驱动的超低静态电流的电平移位电路

摘要

本发明公开了一种用于DC-DC驱动的超低静态电流的电平移位电路，该电路主要解决电平移位过程中的静态损耗问题。该电平移位电路包括第一电源VCC，开关节点电压VX，第二电源VBOOT，逻辑输入端IN，逻辑输出端OUT，4个反相器INV1、INV2、INV3和INV4，12个晶体管M1-M12；晶体管M1、M2、M9、M10和M11均为5V的低压NMOS，晶体管M7、M8和M12均为5V的低压PMOS，晶体管M3、M4均为30V的高压NMOS，晶体管M5、M6均为30V的高压PMOS；由于采用具有自关断能力的30V高压PMOS，极大的减小了电路中的静态电流，使电路具有超低静态损耗功能。本发明电路简单，节省芯片面积，适用于具有开关型DC-DC转换器驱动等结构的电源芯片。

主权项

一种用于DC‑DC驱动的超低静态电流的电平移位电路，其特征在于，所述的电平移位电路包括：第一电源VCC，开关节点电压VX，第二电源VBOOT，逻辑输入端IN，逻辑输出端OUT，4个反相器INV1、INV2、INV3和INV4，12个晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12；其中，晶体管M1、M2、M9、M10和M11均为5V的低压NMOS，晶体管M7、M8和M12均为5V的低压PMOS，晶体管M3、M4均为30V的高压NMOS，晶体管M5、M6均为30V的高压PMOS；所述反相器INV1的输入端与逻辑输入端IN相连，反相器INV1的输出端与M3的栅极相连，反相器INV2的输入端与反相器INV1的输出端相连，反相器INV2的输出端与晶体管M4的栅极相；晶体管M1和晶体管M2的源极分别接地，栅极分别接第一电源VCC，晶体管M1的漏极与晶体管M3的源极相连，晶体管M2的漏极与晶体管M4的源极相连，晶体管M1、M2分别为第一支路和第二支路提供大小可调的支路电流，其中，晶体管M1、M3、M5、M7和M9的连接电路构成第一支路，晶体管M2、M4、M6、M8和M10的连接电路构成第二支路；晶体管M3的漏极与晶体管M5的漏极相连，晶体管M4的漏极与晶体管M6的漏极相连；晶体管M5的源极与晶体管M7的漏极相连，晶体管M6的源极与晶体管M8的漏极相连；晶体管M5的栅极与晶体管M6的栅极相连且均与开关节点电压VX相连；M7的源极和M8的源极均与第二电源VBOOT相连；晶体管M5的源极与晶体管M7的漏极的连接线上任取一点A；在晶体管M6的源极与晶体管M8的漏极的连接线上任取一点B；晶体管M8的栅极和晶体管M9的漏极均与点A相连；晶体管M7的栅极和晶体管M10的漏极与点B相连；晶体管M9的栅源极和晶体管M10的栅源极均与开关节点电压VX相连；晶体管M11的栅极和晶体管M12的栅极相连，且晶体管M11栅极和晶体管M12的栅极均与晶体管M10的漏极相连；M11的漏极和M12的漏极互相连接后与反相器INV3的输入端相连，晶体管M11的源极和开关节点电压VX相连，晶体管M12的源极和第二电源VBOOT相连；反相器INV3与反相器INV4级联，反相器INV4的输出端与逻辑输出端OUT相连，反相器INV3、反相器INV4的电源端均与第二电源VBOOT相连，反相器INV3、反相器INV4的地端均与开关节点电压VX相连。