[发明专利]在集成电路测试中用于缩短硬件木马的验证时间的方法

摘要

本发明公开了一种在集成电路测试中用于缩短硬件木马的验证时间的方法，其中的专用结构包含一个门单元和一个多路开关；多路开关中具有测试输入信号TI和木马测试模式使能信号EN，门单元用于与被测集成电路中的目标节点进行逻辑粘合，门单元的类型由该节点出现0和1的概率决定；插入专用结构MFTD的过程是：首先，设定一个概率阈值Pth；将被测集成电路所有节点进行分类，分为翻转概率大于Pth的节点和翻转概率小于Pth的节点；然后，循环选择目标节点进行专用结构MFTD的插入操作，直到所有节点的翻转概率均大于Pth为止。本发明通过在集成电路设计阶段插入MFTD，以有效提高测试中硬件木马的激活程度，缩短硬件木马的验证时间。

主权项

一种在集成电路测试中用于缩短硬件木马的验证时间的方法，其特征在于：包括以下步骤：在被测集成电路中插入一用于硬件木马检测的专用结构MFTD，该专用结构包含一个门单元和一个多路开关；所述多路开关中具有测试输入信号TI和木马测试模式使能信号EN，所述门单元用于与被测集成电路中的目标节点进行逻辑粘合，所述门单元的类型由该节点出现0和1的概率决定；若目标节点满足P0< P C = P 0 · P 1 = ( 1 - N 1 N ) · N 1 N - - - ( 1 ) 公式（1）中，P0是目标节点出现逻辑0的概率；P1是目标节点出现逻辑1的概率；通过由多路开关引入的测试输入信号TI将与被测集成电路中的节点做与运算；当木马测试模式使能信号EN不使能时，被测集成电路处于正常工作模式；当木马测试模式使能信号端EN使能时，被测集成电路进入木马检测模式，由于测试输入信号TI的作用，该节点的翻转概率变为PC'： P C ′ = P 0 ′ · P 1 ′ = [ 1 - ( N 1 N · P TI 1 ) ] · ( N 1 N · P TI 1 ) - - - ( 2 ) 公式（2）中，：P0＇是同目标节点进行逻辑粘合的逻辑门输出端出现逻辑0的概率；p1'是同目标节点进行逻辑粘合的逻辑门输出端出现逻辑1的概率；PTI1是测试输入信号TI出现1的概率，将公式(2)和公式(1)相减，得： P C ′ - P C = ( 1 - N 1 N · P TI 1 ) · N 1 N · P TI 1 - ( 1 - N 1 N ) · N 1 N - - - ( 3 ) 由于P0< P C ′ - P C = P TI 1 · ( 1 - P TI 1 ) , 其中 P TI 1 > 0 - - - ( 4 ) 至此，通过该节点的翻转概率的增加缩短了硬件木马的验证时间；同理，若目标节点满足P0>>P1，则通过插入用于硬件木马检测的专用结构MFTD，使目标节点的翻转概率增加，其中，粘合运算为或运算；插入用于硬件木马检测的专用结构MFTD的过程是：首先，根据集成电路芯片面积的设计要求和木马检测效率之间的关系设定一个概率阈值Pth，将被测集成电路所有节点进行分 类，分为翻转概率大于Pth的节点和翻转概率小于Pth的节点；然后，循环选择目标节点进行用于硬件木马检测的专用结构MFTD的插入操作，直到所有节点的翻转概率均大于Pth为止。