[发明专利]在集成电路测试中用于缩短硬件木马的验证时间的方法

说明书

技术领域

本发明涉及一种硬件木马检测的专用结构，尤其涉及一种在集成电路测试中用于硬件木马检测的专用结构。

背景技术

随着集成电路技术的发展和信息系统的智能化，集成电路的功能越来越复杂，芯片面积越来越大，信息安全问题越来越突出，硬件木马导致的信息泄露与攻击屡见报道。如何检测、识别与防护硬件木马成为研究热点。与利用计算机软件系统漏洞侵入窃取信息的病毒程序，即软件木马不同，硬件木马是指在集成电路芯片设计或制造过程中对电路的恶意修改或植入，使电路在某些条件下失效，或从芯片中窃取信息，如密钥、敏感信息等。一旦芯片内被恶意植入木马，那么不仅增大了信息泄露的风险，还会受制于人，随时可能遭到攻击、破坏，乃至瘫痪。据统计2011年集成电路的进口总额已超过石油，我国信息系统所用的集成电路产品绝大部分依赖进口，由于目前尚不具备对进口芯片进行检测的有效手段，硬件木马已经成为我国信息领域的一个重大的安全隐患。

芯片中的硬件木马可存在于系统的控制芯片和存储器等位置中，杀毒软件只能查找、清除存在于硬盘和内存中的电脑(软件)木马病毒，但硬件木马由于其本身的特殊性，在杀毒软件监测范围以外，无法查找、清除。例如：向计算机、打印机、手机等电子设备植入的木马，由于其内部都具有集成度很高的SoC芯片和大容量的存储器，木马可以在用户不知情的情况下将重要信息存储到某个普通用户无法访问的内部存储器中，利用国际互联网、移动通讯网络、内部网络以及用户对设备进行维修、元件更换的时候，将这些重要信息读取出来。甚至可以在内部核心芯片嵌入射频模块，通过天线将窃取到的各种文件信息变成射频信号进行发射传输。除了这种监听信息的木马外，还有一些木马会在感知到一定的触发条件后被激活使电路失效，导致电子设备发生故障，停止工作。

因此，集成电路测试已经成为集成电路整个制造流程中极为关键的一步。近年来随着集成电路的飞速发展，花在集成电路测试上的时间约占到了集成电路整个设计周期的一半。设计周期的长短将直接影响集成电路的成本和产品的市场竞争力。在保证产品安全可靠的同时还要保持住产品的市场竞争力，要解决的关键问题是能够快速地验证芯片中是否被植入硬件木马。

现有技术中已有人提出了在集成电路中加速度和罕见向量序列混合激活型硬件木马的无损检出方法，即为硬件木马的测试产生并施加罕见的向量序列集，通过监测电路特性参数和功能作用异常来检测硬件木马。这种检测方法能够有效的检测出部分硬件木马，但是这种遍历测试向量的方法将会使测试周期过长（参见：（1）R.S.Chakraborty;S.Bhunia;“Security against Hardware Trojan through a Novel Application of Design Obfuscation”，IEEE/ACM International Conference on Computer-Aided Design 2009Page(s):113-116；（2）《基于旁路信号分析的集成电路芯片硬件木马检测》赵崇征，邓高明，赵强；微电子学与计算机，2011年第28卷第11期；（3）《硬件木马综述》刘华峰,罗宏伟，王立纬；微电子学，2011年第41卷第5期）。

发明内容

针对上述现有技术，本发明提供一种在集成电路测试中用于缩短硬件木马的验证时间的方法，主要是通过在集成电路设计阶段插入硬件木马检测专用结构（MFTD），可以有效提高测试中硬件木马的激活程度，从而缩短硬件木马的验证时间。

为了解决上述技术问题，本发明一种在集成电路测试中用于缩短硬件木马的验证时间的方法，包括以下步骤：

在被测集成电路中插入一用于硬件木马检测的专用结构，该专用结构包含一个门单元和一个多路开关；所述多路开关中具有测试输入信号TI和木马测试模式使能信号EN，所述门单元用于与被测集成电路中的目标节点进行逻辑粘合，所述门单元的类型由该节点出现0和1的概率决定；

若目标节点满足P₀<<P₁，且在N个时钟周期内有N₁个周期出现了逻辑1，则该节点的翻转概率P_C为：