[发明专利]去除电平信号中毛刺的方法在审
| 申请号： | 201210300838.3 | 申请日： | 2012-08-22 |
| 公开（公告）号： | CN103631314A | 公开（公告）日： | 2014-03-12 |
| 发明（设计）人： | 王永流;张伸 | 申请（专利权）人： | 上海华虹集成电路有限责任公司 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04;H03K5/01 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 发明公开了一种去除电平信号中毛刺的方法，包括如下步骤：步骤1，找到所关注的异步模拟模块的输入信号；步骤2，追溯该输入信号的源头，判断其是否由组合逻辑构成且有多个信号同时变化；步骤3，计算出组合逻辑的最大时延Ddm；步骤4,设置一个去毛刺寄存器,其数据输入端D与所述组合逻辑的输出端相连接，其输出端Q与所述异步模拟模块的输入端相连接，时钟端使用与所述异步模拟模块同一时钟域的时钟，并增加所述组合逻辑的输入寄存器的时钟延时Dce和去毛刺寄存器的时钟延时Dcs的差，进行延时采样。本发明可以在不改变接口时序关系的前提下，用寄存器消除信号的毛刺，以保证异步模拟模块的功能稳定。 | ||
| 搜索关键词： | 去除 电平 信号 毛刺 方法 | ||
【主权项】：
一种去除电平信号中毛刺的方法，其特征在于，包括如下步骤：步骤1，找到所关注的异步模拟模块的输入信号；步骤2，追溯该输入信号的源头，判断其是否由组合逻辑构成且有多个信号同时变化；步骤3，计算出组合逻辑的最大时延Ddm；步骤4,设置一个去毛刺寄存器,将其数据输入端D与所述组合逻辑的输出端相连接，将其输出端Q与所述异步模拟模块的输入端相连接，其时钟端使用与所述异步模拟模块同一时钟域的时钟，并增加所述组合逻辑的输入寄存器的时钟延时Dce和该去毛刺寄存器的时钟延时Dcs的差，即Dce–Dcs，进行延时采样。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹集成电路有限责任公司，未经上海华虹集成电路有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210300838.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种正方升降柱篮球架
- 下一篇：异步信号传递电路
