[发明专利]带时序约束的FPGA时序驱动布局方法

摘要

本发明属于电子技术领域，具体为一种带有时序约束的FPGA时序驱动布局方法。本发明的布局方法中，提出了四类时序约束：时钟周期约束、输入输出延迟约束、特定时序路径约束和线网最大延迟约束。处理四类时序约束延迟的主要思想就是将这些时序约束的信息添加到时序分析这一步，进而作为最终代价函数的一部分处理。本发明能处理用户设定的时序约束，极大地增加了FPGA时序布局算法的灵活性，同时能保证布局算法的正确性。

主权项

带时序约束的FPGA时序驱动布局方法，其特征在于具体步骤如下：（1）随机产生一个初始布局，将各个布局单元随机放置到FPGA的具体位置；（2）初始化退火温度T：假设共有N个布局单元，对这N个单元进行随机移动，计算这些移动造成的成本函数的标准偏差c，初始温度设定为20c ；（3）初始化交换距离R：布局开始时，交换距离R设定为整个芯片的阵列大小；（4）构建延迟查找矩阵：依据交换距离的大小构建延迟查找表Delay = F(Δx,Δy)，得到各种交换距离下的延迟值，得到延迟矩阵，用于时序分析；  （5）时序约束等效处理：将四种时序约束进行等效处理；（6）构建时序图并进行时序分析：根据时序路径上的单元建立时序连接图，再根据第（4）步中延迟矩阵，得出相邻单元的延迟，最后计算各条时序路径的延迟值，得出关键路径上的最大延迟；（7）通过代价函数计算本次布局的代价；（8）选定输入网表中某个布局单元，在最大交换距离范围内，将其交换到另一个可行的位置，从而得到新的布局并计算该布局的代价；（9）将第（8）步中得到的新代价函数与前一次代价函数比较，若代价函数值减小即ΔC为负数，说明布局质量变好了，则接受这一次的布局结果；若是代价函数变大即ΔC为正数，则以概率进行判断是否接受本次布局，判断标准为：首先，得到一个随机值r，0 < r < 1，将r与e‑ΔC/T进行比较，ΔC为代价函数变化量，T为退火温度值，若r小于e‑ΔC/T  则接受布局，否则放弃这次布局结果；（10）将当前交换次数与该温度下交换次数上限值进行比较：每个温度点下的交换次数的上限值为：MaxMoves = CN4/3  ，C 为常数10，N为交换单元的总数目；（11）更新退火温度：Tnew = λTold  ，λ为一动态变化参数，它取决于在原Told温度点时接受移动的百分比α，温度更新策略如下表：接受移动百分比αλα> 0.960.50.8 <α≤ 0.960.90.15 <α≤ 0.80.95α≤ 0.150.8    （12）更新交换距离：Rnew = Rold(1‑0.44+α)，Rold为原交换距离；    （13）判断是否满足退火条件：退火结束条件为Pd(i) < C(i)， Pd(i)是该条时序路径的实际延迟，C(i)为该时序路径的约束值，0 < i < n, n为带有时序约束的路径的总数目，当所有的约束值C(i)都满足时，退出退火过程；若是一直有某C(i)不满足，则考虑第二个退出条件：T < C*Cost/Nnets, C为经验常数0.005，Cost为当前代价的大小，T为当前温度，Nnets为电路中线网的总数；上述条件满足，退出退火过程，得到最终布局结果。