[发明专利]一种时钟与数据恢复电路和模拟电路的行为级建模方法在审
| 申请号： | 201210164338.1 | 申请日： | 2012-05-24 |
| 公开（公告）号： | CN103425810A | 公开（公告）日： | 2013-12-04 |
| 发明（设计）人： | 易律凡;文冠果;陈莹梅;陈学辉 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 龙洪 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种时钟与数据恢复电路的行为级建模方法，包括：步骤1、将时钟与数据恢复电路中的电路模块划分为数字电路模块和模拟电路模块；步骤2、根据上述划分好的电路模块，分别采用Verilog语言进行描述。本发明还提供一种模拟电路的行为级建模方法。通过本发明提供一种时钟与数据恢复电路和模拟电路的行为级建模方法，可以采用Verilog硬件描述语言对时钟与数据恢复电路进行行为级建模，将所有的模拟电路建模在一个模块中，克服了Verilog语言不支持对模拟电压、电流建模和仿真的困难，可以供逻辑验证工程师用数字仿真器做顶层验证，提高了模型验证的效率。 | ||
| 搜索关键词： | 一种 时钟 数据 恢复 电路 模拟 行为 建模 方法 | ||
【主权项】：
一种时钟与数据恢复电路的行为级建模方法，其特征在于，包括：步骤1、将时钟与数据恢复电路中的电路模块划分为数字电路模块和模拟电路模块；步骤2、根据上述划分好的电路模块，分别采用Verilog语言进行描述。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210164338.1/，转载请声明来源钻瓜专利网。
- 上一篇：光模块、电子设备、食物分析装置以及分光照相机
- 下一篇：一种茶树有机肥料
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
